计算机工程与科学 ›› 2023, Vol. 45 ›› Issue (08): 1376-1382.
高文才,陈小文
GAO Wen-cai,CHEN Xiao-wen
摘要: 片上网络已成为众核处理器互连网络的标准范式。然而,随着电源电压的逐渐降低,工艺尺寸的逐渐缩减,片上网络中出现软错误的概率逐渐增大。错误纠正码常用于容软错误的片上网络路由器设计中。然而,传统的路由器设计往往只采用汉明码进行纠错,这样的设计结构简单却存在纠错能力不足的问题。提出了一种基于错误纠正码的混合加固容软错误路由器设计方案,该设计方案的核心思想是,依据信息位重要性的不同,采取不同的容错码设计,实现了路由器可靠性与容错开销之间的权衡。实验结果显示,该设计方案相较于基准设计在合成流量和PARSEC benchmark下实现了系统可靠性的提升;同时,硬件综合结果也表明该设计方案可以缩短4%的关键路径延迟。