J4 ›› 2004, Vol. 26 ›› Issue (11): 103-105.
• 论文 • 上一篇 下一篇
周宏伟 张民选
出版日期:
发布日期:
Online:
Published:
摘要：
本文分析了传统的指令预取技术，并结合显性指令并行计算(EPIC)体系结构，研究了基于编译器与处理器通信的新的指令预取技术，提出了一种支持多种预取技术的L1指令Cache设计方案。
关键词: 指令预取 高性能微处理器 编译器 并行计算 EPIC 体系结构 通信 技术 支持 显性
周宏伟 张民选. 高性能微处理器中采用多种预取技术的指令Cache设计[J]. J4, 2004, 26(11): 103-105.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: http://joces.nudt.edu.cn/CN/
http://joces.nudt.edu.cn/CN/Y2004/V26/I11/103
