RSA加解密运算的FPGA硬件实现研究

J4 ›› 2006, Vol. 28 ›› Issue (10): 20-22.

RSA加解密运算的FPGA硬件实现研究

邓林徐炜遐谭德立

出版日期:2006-10-01 发布日期:2010-05-20

Online:2006-10-01 Published:2010-05-20

摘要/Abstract

摘要：

本文介绍了基于Xilinx XC2V4000 FPGA、用蒙哥马力算法和Systolic阵列高效快速实现RSA加解密远算的方法。蒙哥马力算法将模N运算转化为移位操作，优化后的Systolic阵列以较少的资源高效地实现蒙哥马力算法，而幂运算转化技术的应用更进一步提高了RSA加解密运算的速度。为了充分利用FPGA资源，本文分析了不同的Systolic阵列粒度对系统性能的影响，并给出了密钥和需加解密信息均为S位的RSA加解密系统的硬件实现及s=1024位时的结果。

关键词: RSA 加解密蒙哥马力 Systolic阵列

Abstract:

This paper discusses the systolic implementation of the RSA algorithm based on Xilinx XC2V4000 FPGA. Montgomery algorithms converts multiplication to shift operations, optimized systolic array implements RSA effectively with less resources. This paper also discusses the effect of performance under dif ferent granularities.

Key words: RSA, encryption/decryption, Montgomery, systolic array

邓林徐炜遐谭德立. RSA加解密运算的FPGA硬件实现研究[J]. J4, 2006, 28(10): 20-22.

RSA加解密运算的FPGA硬件实现研究

PDF

可视化

摘要/Abstract

引用本文

使用本文

相关文章 0

编辑推荐

Metrics

本文评价