J4 ›› 2006, Vol. 28 ›› Issue (4): 124-125.
• 论文 • 上一篇 下一篇
郝志刚[1] 曾献君[2]
出版日期:
发布日期:
Online:
Published:
摘要：
本文提出了通过基于预处理和逻辑转换的并行Sticky位的计算方法。该方法已经成功地应用到64位高性能CPU的浮点部件设计中，能有效提高浮点部件的延时性能。
关键词: Sticky位 舍入 浮点加法
Abstract:
The paper presents a parallel method of computing Sticky bits based upon preprocessing and logic conversion, which may improve the performance of floa ting point units and has been applied to the floating point units of high-performance 64-bit CPUs.
Key words: Sticky bit, rounding, floating-point addition
郝志刚[1] 曾献君[2]. 一种并行的Sticky位计算方法[J]. J4, 2006, 28(4): 124-125.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: http://joces.nudt.edu.cn/CN/
http://joces.nudt.edu.cn/CN/Y2006/V28/I4/124
