J4 ›› 2007, Vol. 29 ›› Issue (6): 89-92.
• 论文 • 上一篇 下一篇
刘祥远 陈书明
出版日期:
发布日期:
Online:
Published:
摘要：
本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。
关键词: 时钟分布网络 时钟不确定性 偏斜 抖动 功耗 时钟树
Abstract:
In this paper,the issues of the clock distribution network in VDSM high-performance VLSI design are presented.And some possible solutions to these iss ues are summarized.The future research directions in clock distribution networks are briefly described in the end.
Key words: （clock distribution network, clock uncertainty, skew, jitter, power, clock tree）
刘祥远 陈书明. 高性能VLSI设计中时钟分布网络的问题与解决方法[J]. J4, 2007, 29(6): 89-92.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: http://joces.nudt.edu.cn/CN/
http://joces.nudt.edu.cn/CN/Y2007/V29/I6/89
