高性能异构多处理器平台及其应用

doi:10.3969/j.issn.1007130X.2011.

J4 ›› 2011, Vol. 33 ›› Issue (1): 60-65.doi: 10.3969/j.issn.1007130X.2011.

高性能异构多处理器平台及其应用

全巍，文梅，伍楠，杨乾明，张春元

(国防科学技术大学计算机学院，湖南长沙 410073)

收稿日期:2010-05-06 修回日期:2010-08-29 出版日期:2011-01-25 发布日期:2011-01-25
通讯作者: 全巍 E-mail:qwei1230@163.com
作者简介:全巍（1987），男，湖南临澧人，硕士生，研究方向为高性能微处理器体系结构。文梅（1975），女，博士，副教授，研究方向为高性能微处理器体系结构、并行处理技术、嵌入式系统。伍楠（1981），男，博士，讲师，研究方向为高性能微处理器体系结构、并行处理技术。杨乾明（1984），男，博士，研究方向为高性能微处理器体系结构、并行处理技术。张春元（1964），男，博士，教授，研究方向为高性能微处理器体系结构、并行处理技术、嵌入式系统。
基金资助:
国家自然科学基金资助项目（60703073）；国家863计划资助项目（2007AA01Z286）；国家自然科学基金青年基金资助项目（60903041）

A HP Heterogeneous Multiprocessor Architectural Platform and Its Application

QUAN Wei,WEN Mei,WU Nan,YANG Qianming,ZHANG Chunyuan

(School of Computer Science,National University of Defense Technology,Changsha 410073,China)

Received:2010-05-06 Revised:2010-08-29 Online:2011-01-25 Published:2011-01-25

摘要/Abstract

摘要：

在视频编解码领域，随着视频图像分辨率的提高，对处理平台的计算能力、存储、传输带宽的需求急剧增加。为满足高分辨率视频编解码对处理平台的巨大性能需求，本文结合流处理器在媒体处理上的独特优势以及FPGA灵活的可配置性，构建了一个由流处理器和FPGA组成的可配置异构多处理器平台。为了对平台进行性能测试，将MOTION JPEG算法并行化后映射到该平台上，对分辨率为4 096×2 160的高清数字电影源文件进行视频编码，达到了30.3帧/s的压缩速率。

关键词: 异构多处理器, 高分辨率视频压缩, 可配置, 流处理器

Abstract:

In the field of video codec, with the improvement of the video’s resolution, the demand of the processing platform’s computingpower, as well as the storage and transmission bandwidth, is required to be increased dramatically. To meet the huge performance requirements of highresolution video codec, this paper,which combines with the unique advantages of stream processors in the media processing and the flexibility of the FPGA, provides a configurable heterogeneous multiprocessor platform. In order to test the ability of the platform, the MOTION JPEG algorithm will be mapped to this platform after being parallelized,and encode the HD digital video with the resolution of 4096×2160 at 30.3 frame/s.

Key words: heterogeneous multiprocessor;highresolution video compression;reconfigurable;stream processor

全巍，文梅，伍楠，杨乾明，张春元. 高性能异构多处理器平台及其应用[J]. J4, 2011, 33(1): 60-65.

QUAN Wei,WEN Mei,WU Nan,YANG Qianming,ZHANG Chunyuan. A HP Heterogeneous Multiprocessor Architectural Platform and Its Application[J]. J4, 2011, 33(1): 60-65.

[1]	罗莉, 石伟, 何鸿君, 潘国腾, 王蕾, 龚锐. 一种面向IO Die的敏捷验证方法[J]. 计算机工程与科学, 2023, 45(04): 571-576.
[2]	李艺煌，马胜，郭阳，陈桂林，徐睿. 基于平铺数据流的可配置神经网络加速器[J]. 计算机工程与科学, 2019, 41(06): 963-972.
[3]	蒋进松1,黄凯1，陈辰2，王钰博3，严晓浪1. 基于预取和缓存原理的片上Flash加速控制器设计[J]. 计算机工程与科学, 2016, 38(12): 2381-2391.
[4]	苏华友，伍楠，文梅，任巨，吴伟，张春元. 高清H.264变换编码的流式实现[J]. J4, 2011, 33(8): 148-153.
[5]	邓宇晏小波杜静张英杨学军. 科学计算程序在FT64流处理器上的实现、优化和评测[J]. J4, 2008, 30(9): 107-110.
[6]	管茂林伍楠文梅吴伟柴俊张春元. 面向高性能计算的流VLIW编译技术研究[J]. J4, 2008, 30(7): 100-104.
[7]	杨学军晏小波唐滔. 流处理器技术研究与发展[J]. J4, 2008, 30(4): 113-117.
[8]	杨乾明伍楠何义荀长庆张春元. 流处理器MASA—I在FPGA上的实现[J]. J4, 2008, 30(3): 114-118.
[9]	伍楠吴伟文梅杨乾明柴俊张春元. 梅森素数并行求解算法的流式实现[J]. J4, 2007, 29(11): 53-55.
[10]	夏飞刘光明. 基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现[J]. J4, 2006, 28(9): 83-87.
[11]	李海燕文梅伍楠李礼荀长庆张春元. H．264运动估计算法在Imagine流处理器上的加速实现[J]. J4, 2006, 28(9): 47-49.

高性能异构多处理器平台及其应用

A HP Heterogeneous Multiprocessor Architectural Platform and Its Application

PDF

可视化

摘要/Abstract

引用本文

使用本文

相关文章 11

编辑推荐

Metrics

本文评价