计算机工程与科学
• 高性能计算 • 上一篇 下一篇
吴振伟，张文喆
收稿日期:
修回日期:
出版日期:
发布日期:
基金资助:
国家重点研发计划（2016YFB0200400）;国防科技卓越人才项目（2017JCJQZQ013）;湖南省科技领军人才项目（2017RS3045）;国防科技大学本科教育教学研究课题(U2015013);国防科技大学研究生教育教学改革研究课题(yjsy2016012);湖南省学位与研究生教育教学改革研究项目(JG2017B004)
WU Zhenwei，ZHANG Wenzhe
Received:
Revised:
Online:
Published:
摘要：
并发数据结构是并行程序的基本组成部分，其执行效率直接影响到并行程序的执行性能。设计并发数据结构需要解决的一个主要问题是数据同步。传统的基于锁的同步控制策略使用较为普遍，但无法兼顾编程效率和执行性能。事务内存作为一种新兴的并行编程范式被提出。基于Intel处理器所提供的硬件事务内存构建并发链表，并与基于锁和基于硬件同步原语的并发链表展开性能比对，研究Intel硬件事务内存对并发链表执行效率的影响。
关键词: 并发链表, 硬件事务内存, 实践分析
Abstract:
Concurrent data structures (CDS) are essential building blocks for parallel programs, and their efficiency significantly affects the overall performance of the programms. Synchronizing concurrent accesses to shared data is a critical challenge for CDS design. Traditionally, lockbased schemes are widelyused. However, lockbased schemes are either errorprone or inefficient. Transactional memory, as a brand new parallel programming paradigm, is proposed. We construct a concurrent linked list upon Intel’s hardware transactional memory and compare its performance with a lockbased and a lockfree counterparts.
Key words: concurrent linked list, hardware transactional memory, practical analysis
吴振伟，张文喆. 基于硬件事务内存构建并发链表[J]. 计算机工程与科学.
WU Zhenwei，ZHANG Wenzhe.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: http://joces.nudt.edu.cn/CN/
http://joces.nudt.edu.cn/CN/Y2018/V40/I增刊S1/154
