计算机工程与科学 ›› 2026, Vol. 48 ›› Issue (5): 770-778.doi: 10.3969/j.issn.1007-130X.2026.05.002
赵成卓,吕方旭,徐炜遐,黄恒,罗章,辛可为,王文晨,李萌,赖明澈,庞征斌
ZHAO Chengzhuo,Lv Fangxu,XU Weixia,HUANG Heng,LUO Zhang,XIN Kewei,WANG Wenchen,LI Meng,LAI Mingche,PANG Zhengbin
摘要: 随着集成电路核心器件尺寸缩小,大尺寸工艺逐渐不能满足先进技术条件下电路的指标要求。作为模拟电路中的基本单元,带隙电压基准需要适应工艺变化。采用28 nm CMOS工艺,提出一种在高带宽范围内具有良好电源抑制比的低温漂系数的带隙电压基准。与以往电路采用三极管产生正负温度系数电压不同,该带隙基准采用处于亚阈值区MOSFET的电压的温度特性产生基准电压,亚阈值区器件开启电压低,极大地降低了放大器的共模电压,增大了纵向电压裕度,通过增加电流镜结构产生二级电源与共栅管增大输出电阻来提高高带宽范围内的电源抑制比。该电压基准电路以电流模带隙基准为基础,采用1.8 V电源供电,tt工艺角下,在-40~125 ℃范围内提供943 mV的稳定基准电压,产生的基准电压温度系数为6.1 ppm/℃;在输入电压为1.5~5 V范围内,线性调整率为0.33%;电源抑制比在DC时为-64.3 dB,在0~16 kHz频率范围内具有低于-64.1 dB的电源抑制比,100 kHz时仍有-58 dB的电源抑制比;版图面积为0.003 8 mm2;工作时静态功耗为16.56 μW。