J4 ›› 2006, Vol. 28 ›› Issue (4): 74-76.
• 论文 • 上一篇 下一篇
张悦[1] 孙永节[2]
出版日期:
发布日期:
Online:
Published:
摘要：
本文介绍了在某微处理器研制中设计的一种地址生成单元的加法电路。为提高地址转换速度，其进位电路中采用了动态门和多米诺逻辑。结果表明，在1．8v、0．18μm工艺 下进行电路模拟，进行一次加法进位传递的时间为466ps。
关键词: 地址生成单元 并行加法器 Kogge＆Stone算法
Abstract:
A 32-bit high-speed adder circuit used for the address generation unit is introduced. In order to shorten the delay,dynamic gates and domino logics are adopted. The simulation results under the 1.8v, 0. 18μm technology show that the delay of the adder is less than 466ps.
Key words: AGU, parallel adder, Kogge＆Stone algorithm
张悦[1] 孙永节[2]. 一种用于高速地址产生的32位加法器电路的实现[J]. J4, 2006, 28(4): 74-76.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: http://joces.nudt.edu.cn/CN/
http://joces.nudt.edu.cn/CN/Y2006/V28/I4/74
