二元域大型稀疏矩阵向量乘的FPGA设计与实现

计算机工程与科学 ›› 2016, Vol. 38 ›› Issue (8): 1530-1535.

二元域大型稀疏矩阵向量乘的FPGA设计与实现

苏锦柱，邬贵明，贾迅

（数学工程与先进计算国家重点实验室,江苏无锡 214125）

收稿日期:2016-04-16 修回日期:2016-06-12 出版日期:2016-08-25 发布日期:2016-08-25

Design and implementation of large sparse matrix vector multiplication on FPGA over GF(2)

SU Jin-zhu，WU Gu-ming,JIA Xun

（State Key Laboratory of Mathematical Engineering and Advanced Computing,Wuxi 214125,China）

Received:2016-04-16 Revised:2016-06-12 Online:2016-08-25 Published:2016-08-25

摘要/Abstract

摘要：

作为Wiedemannn算法的核心部分，稀疏矩阵向量乘是求解二元域上大型稀疏线性方程组的主要步骤。提出了一种基于FPGA的二元域大型稀疏矩阵向量乘的环网硬件系统架构，为解决Wiedemannn算法重复计算稀疏矩阵向量乘，提出了新的并行计算结构。实验分析表明，提出的架构提高了Wiedemannn算法中稀疏矩阵向量乘的并行性，同时充分利用了FPGA的片内存储器和吉比特收发器，与目前性能最好的部分可重构计算PR模型相比，实现了2.65倍的加速性能。

关键词: 稀疏矩阵向量乘, 二元域, FPGA, 吉比特收发器

Abstract:

As the kernel part of Wiedemannn algorithm, the sparse matrix vector multiplication (SpMV) is the main step for solving large sparse system of linear equations. In order to solve the problem of repeated SpMV computation, we propose a torus network architecture for large spare matrix vector multiplication based on FPGA over GF(2). The implementation simplifies the design of the algorithm, improves the algorithm parallelism and the utilization of Block RAM on chip and GTX, and obtains a speedup of 2.65 times in comparison with the partial reconfiguration design.

Key words: spare matrix vector multiplication (SpMV), GF(2), FPGA, GTX

苏锦柱，邬贵明，贾迅. 二元域大型稀疏矩阵向量乘的FPGA设计与实现[J]. 计算机工程与科学, 2016, 38(8): 1530-1535.

SU Jin-zhu，WU Gu-ming,JIA Xun. Design and implementation of large sparse matrix vector multiplication on FPGA over GF(2) [J]. Computer Engineering & Science, 2016, 38(8): 1530-1535.

[1]	李珍琪, 王强, 齐星云, 赖明澈, 赵言亢, 陆亿行, 黎渊. 轻量化卷积神经网络硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2025, 47(4): 582-591.
[2]	申锦尚, 张庆顺, 宋铁锐. 基于FPGA的高速AES实现与列混合改进[J]. 计算机工程与科学, 2025, 47(4): 612-620.
[3]	闫少辉, 姜嘉伟, 崔宇. 基于三维混沌系统的图像加密及FPGA实现[J]. 计算机工程与科学, 2025, 47(4): 686-694.
[4]	张宗茂, 董德尊, 王子聪, 常俊胜, 张晓云, 王绍聪. 基于便笺式存储器的向量化SpMV算法的性能评估与分析[J]. 计算机工程与科学, 2024, 46(9): 1521-1528.
[5]	王鹏, 张嘉诚, 范毓洋, . 适应于硬件部署的神经网络剪枝量化算法[J]. 计算机工程与科学, 2024, 46(9): 1547-1553.
[6]	周智, 高建花, 计卫星. 基于FPGA和行折叠的稀疏矩阵向量乘优化[J]. 计算机工程与科学, 2024, 46(8): 1340-1348.
[7]	马柯帆, 李宝峰, 周悦锦, 武园园, 余永兰, 多瑞华. 基于ZYNQ 芯片的基板管理控制器设计与实现[J]. 计算机工程与科学, 2024, 46(2): 217-223.
[8]	赵祉乔, 周理, 荀长庆, 潘国腾, 铁俊波, 王伟征 . 软硬件混合的高效CHI协议分析[J]. 计算机工程与科学, 2024, 46(2): 224-231.
[9]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(1): 12-20.
[10]	李小玲, 方建滨, 马俊, 谭霜, 谭郁松. 基于监督学习的稀疏矩阵自动任务分配[J]. 计算机工程与科学, 2023, 45(5): 782-789.
[11]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(4): 577-581.
[12]	王鑫, 彭健. 基于HYB格式SpMV在新一代申威架构上的实现与优化[J]. 计算机工程与科学, 2023, 45(10): 1754-1762.
[13]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[14]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(9): 1521-1528.
[15]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(6): 976-983.