摘要:
针对可重构阵列处理器访存数据量大、数据并行性要求高且数据全局重用少、局部性明显的特点,提出了一种分布式Cache结构的簇内局部优先高效互连访问结构,该结构实现了簇内4×4个PE对4×4个Cache的并行访问,选用Xilinx公司的ZYNQ系列芯片 XC7Z045 FFG900-2进行 FPGA综合。在无冲突情况下,该互连结构支持簇内16个PE的同时读/写访问,最高频率可达221 MHz,访存峰值带宽为7.6 GB/s。在此结构上实现了灰度共生矩阵提取纹理图像特征算法,数据访存带宽达到478.125 MB/s,运行时间为0.24 ms。
刘有耀,张园,山蕊. 阵列处理器分布式Cache的局部优先访问结构设计[J]. 计算机工程与科学.
LIU You-yao,ZHANG Yuan,SHAN Rui.
An intra-cluster local-priority efficient-access
switch in distributed Cachee
[J]. Computer Engineering & Science.