计算机工程与科学 ›› 2025, Vol. 47 ›› Issue (7): 1152-1161.
王蕾1,王洪2,王耀3,朱晓章2,杨智杰1,唐玉华3
WANG Lei1,WANG Hong2,WANG Yao3,ZHU Xiaozhang2,YANG Zhijie1,TANG Yuhua3
摘要: 相比二值逻辑,三元逻辑具有更多的逻辑状态,因而基于三元逻辑的电路具有面积小、利用率高、传输效率高和安全性强等优点。利用常见的碳纳米管场效应晶体管(CNFET)搭建了基本三元逻辑门电路,设计了一个逻辑完备的三元逻辑库,提出了减小CNFET的物理信道长度 Lch和源/漏极长度 Ls/Ld的方法来降低转换延迟时间,还以构建的三元逻辑库为基础,设计搭建了一个一位乘法器电路,通过HSPICE仿真,验证了各电路的性能以及降低转换延迟时间的方法的有效性。与之前的三元1-bit乘法器相比,所设计的电路平均转换延迟时间降低了47 ps。在实际电路应用中,所构建的三元逻辑单元库可以用于更高阶电路的电路综合和物理设计,提出的降低三元电路转换延迟时间的方法为未来以高性能微处理器和人工智能芯片为代表的超大规模集成电路提供了思路。