J4 ›› 1997, Vol. 19 ›› Issue (4): 57-61.
• 论文 • 上一篇 下一篇
罗莉 胡守仁
出版日期:
发布日期:
Online:
Published:
摘要：
本文介绍了一种并行高速乘法器的设计原理与方法。该乘法器基于一片ＦＰＧＡ芯片实现，应用在通用数字神经处理芯片中，运作良好，工作主频可达３０ＭＨＺ，达到了预期的目标。同时，这个高速乘法器也可用作ＤＳＰ数字信号处理器的基本运算单元。
关键词: 乘法器 并行乘法器 芯片 设计
罗莉 胡守仁. 一个并行高速乘法器芯片的设计与实现[J]. J4, 1997, 19(4): 57-61.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: http://joces.nudt.edu.cn/CN/
http://joces.nudt.edu.cn/CN/Y1997/V19/I4/57
