一种高性能DDR2控制器的设计与实现

doi:10.3969/j.issn.1007130X.2010.

J4 ›› 2010, Vol. 32 ›› Issue (7): 62-64.doi: 10.3969/j.issn.1007130X.2010.

一种高性能DDR2控制器的设计与实现

夏军,庞征斌,李小芳,潘国腾,李永进

（国防科学技术大学计算机学院,湖南长沙 410073）

收稿日期:2008-11-06 修回日期:2009-08-26 出版日期:2010-06-25 发布日期:2010-06-25
作者简介:夏军（1976），男，重庆人，博士，副研究员，研究方向为高性能计算机体系结构；庞征斌，博士，副研究员，研究方向为高性能计算机体系结构；李小芳，硕士，助理研究员，研究方向为高性能计算机体系结构。

Design and Implementation of a HighPerformance DDR2 Controller

XIA Jun,PANG Zhengbin,LI Xiaofang,PANG Guoteng,LI Yongjin

(School of Computer Science，National University of Defense Technology，Changsha 410073，China)

Received:2008-11-06 Revised:2009-08-26 Online:2010-06-25 Published:2010-06-25

摘要/Abstract

摘要：

DDR2是由JEDEC制定的新一代DDR内存技术标准。本文深入研究了DDR2的特点和规范，设计并实现了一个支持体并发和Openpage调度策略的高性能DDR2控制器。性能评测结果表明，所设计和实现的DDR2控制器能有效提高访存带宽，降低访存延迟。

关键词: DDR2, 存储控制器, Openpage

Abstract:

DDR2 is a new generation of DDR memory technique standard published by JEDEC.This paper lucubrates the characteristics and the standard of DDR2,and presents the design and the implementation of a highperformance DDR2 controller which supports the multibank parallelizing and Openpage scheduling policy.The performance experimental results show the controller can improve memory bandwidth and reduce memory latency effectively.

Key words: double data rate two;memory controller;Openpage

夏军,庞征斌,李小芳,潘国腾,李永进. 一种高性能DDR2控制器的设计与实现[J]. J4, 2010, 32(7): 62-64.

XIA Jun,PANG Zhengbin,LI Xiaofang,PANG Guoteng,LI Yongjin. Design and Implementation of a HighPerformance DDR2 Controller[J]. J4, 2010, 32(7): 62-64.

[1]	吕晖，谢向辉. 同时基于预知信息和预测机制的SDRAM动态页策略[J]. J4, 2015, 37(12): 2208-2215.
[2]	张葱仔冯丹覃灵军余红梅. 对象存储控制器的硬件设计与仿真[J]. J4, 2006, 28(12): 93-95.
[3]	田际平. 可编程设计在存储控制器实现中的应用[J]. J4, 2002, 24(4): 98-101.
[4]	邓让钰谢伦国等. 一种硬件预取机构及其对系统影响的研究[J]. J4, 2001, 23(6): 70-72.

一种高性能DDR2控制器的设计与实现

Design and Implementation of a HighPerformance DDR2 Controller

PDF

可视化

摘要/Abstract

引用本文

使用本文

相关文章 4

编辑推荐

Metrics

本文评价