基于可变步长的访存延迟测量模型的研究与实现

J4 ›› 2014, Vol. 36 ›› Issue (01): 12-18.

基于可变步长的访存延迟测量模型的研究与实现

毛席龙，杨安，吕高锋，林琦，程辉

（国防科学技术大学计算机学院，湖南长沙 410073）

收稿日期:2012-04-23 修回日期:2012-06-29 出版日期:2014-01-25 发布日期:2014-01-25
基金资助:
国家973计划资助项目（2009CB320503）

Research and implementation of memory latency measurement model based on variable stride

MAO Xilong,YANG An,L Gaofeng,LIN Qi,CHENG Hui

(College of Computer,National University of Defense Technology,Changsha 410073,China)

Received:2012-04-23 Revised:2012-06-29 Online:2014-01-25 Published:2014-01-25

摘要/Abstract

摘要：

评测访存延迟对于优化应用访存模式和数据放置有重要的指导意义，然而数据Cache、多线程、数据预取等技术却严重干扰了访存延迟测量的精度。设计并实现了基于可变步长的访存延迟测量模型，在一块空间内根据用户指定的步长创建访问序列环，循环访问这个序列得出平均时间，即为访存延迟。最后对Intel的通用处理器和飞腾处理器在不同数据大小、步长、线程数等情况下的访存延迟进行了测量比较，该模型能够显示存储层次并精确显示测量延迟。

关键词: 内存延迟, 可变步长, 测量方法, SMT, 多核处理器, 飞腾处理器

Abstract:

Evaluating the memory access latency has important significance for optimizing application patterns and data placement. However, cache, multithreading, data prefetching and other techniques have serious interference with the accuracy of measurement of memory access latency. A measurement model based on variable strides is designed and implemented. According to userspecified strides, we create a sequence ring in a space, and circularly access this ring to obtain the average time as the memory access latency. Finally, we measure an Intel common processor and FT processor’s memory latency by different data size, stride and thread, and make the data contrast with each other. This model can display the memory hierarchy and display memory latency precisely.

Key words: Memory latency;variable stride;measurement;SMT;multicore processor;FT Processor

毛席龙，杨安，吕高锋，林琦，程辉. 基于可变步长的访存延迟测量模型的研究与实现[J]. J4, 2014, 36(01): 12-18.

MAO Xilong,YANG An,L Gaofeng,LIN Qi,CHENG Hui. Research and implementation of memory latency measurement model based on variable stride [J]. J4, 2014, 36(01): 12-18.

参考文献［10］

［1］	Wang Yongwen, Zheng Qianbing, Yin Yuan, et al. Design and implementation of speculative load in finegrained multithreading processors［J］. Computer Research & Development, 2011,48(S1):313316. (in Chinese)
［2］	Zhao Rongcai, Tang Zhimin. A study of SMT architecture for low power ［J］. Computer Engineering & Design, 2002, 23(8):712. (in Chinese)
［3］	Yan Shiyun, Weng Zhiqiang. Summary of CMT structure research［J］. Computer Science, 2006, 33(7):196198. (in Chinese)
［4］	Huang Peng. CMT:The secret of processor throughput multiplication［J］. Programmer, 2006(5):122124. (in Chinese)
［5］	Zhao Yongxin. “Elevenfive” major scientific and technological achievements tour :“Nuclear high based” won the stage achievements［N］. People’s Daily Overseas Edition, 20110325. (in Chinese)
［6］	Jia Xiaomin. Access behavior analysis and optimization mechanisms research of multicore processor onchip cache［D］. Changsha:National University of Defense Technology, 2011. (in Chinese)
［7］	Hennessy J L, Patterson D A. Computer architecture:A quantitative approach［M］. 4th Edition. Beijing：Electronics Industry Press,2009.
［8］	le H Q,Mericas A E,Mirabella R D,et al. Method for measuring memory latency in a hierarchical memory system ［P］. US, 7051177B2, 20060523.
［9］	Cong Ming, An Hong, Zhang Jun, et al. Reducing memoryaccess latency of block execution model through data prefetching［J］. Journal of Chinese Computer Systems, 2010, 31(8):16921696. (in Chinese)
［10］	Molka D, Hackenberg D, Schone R, et al. Memory performance and cache coherency effects on an Intel Nehalem multiprocessor system［C］∥Proc of the 18th International Parallel Architectures and Compilation Techniques Conference, 2009:1.
［11］	Bergstrom L. Measuring NUMA effects with the STREAM benchmark［P］. 20110526.
［12］	Wu Junjie, Yang Xuejun. Prepromotion with arbitrary strides in nonuniform caches ［J］. Journal of Frontiers of Computer Science and Technology, 2010, 4(7):577588.
	附中文参考文献：
［1］	王永文, 郑倩冰, 尹远, 等. 细粒度多线程处理器中前瞻性数据加载的设计与实现［J］. 计算机研究与发展, 2011, 48(S1):313316.
［2］	赵荣彩, 唐志敏. 低功耗SMT 体系结构研究［J］. 计算机工程与设计, 2002, 23(8):712.
［3］	颜世云, 翁志强. CMT结构研究综述［J］.计算机科学,2006, 33(7):196198.
［4］	黄鹏. CMT:处理器吞吐量倍增的秘诀［J］.程序员, 2006(5):122124.
［5］	赵永新. “十一五”重大科技成就巡礼：“核高基”获阶段性成果［N］. 人民日报海外版, 20110325.
［6］	贾小敏. 多核处理器片上Cache访问行为分析与优化机制研究［D］. 长沙:国防科学技术大学, 2011.
［9］	从明, 安虹, 张军, 等. 利用数据预取机制降低块执行模型的访存延迟［J］. 小型微型计算机系统, 2010, 31(8):16921696.
［10］	吴俊杰, 杨学军. 面向非一致Cache 的任意步长预提升技术［J］. 计算机科学与探索, 2010, 4(7):577588.

[1]	罗莉, 周宏伟, 周理, 潘国腾, 周海亮, 刘彬. 一种多核处理器直连接口QoS的设计与验证[J]. 计算机工程与科学, 2021, 43(04): 620-627.
[2]	方建滨，杜琦，唐滔，陈顼颢，黄春，杨灿群. 飞腾处理器与商用处理器性能比较[J]. 计算机工程与科学, 2019, 41(01): 1-8.
[3]	陈倩,刘云,高钰莹. 并行动态位向量频繁闭合序列模式挖掘算法[J]. 计算机工程与科学, 2018, 40(10): 1717-1725.
[4]	李红,李俊,龚国辉. 基于飞腾处理器的瘦客户机散热结构设计[J]. 计算机工程与科学, 2018, 40(10): 1726-1730.
[5]	杨胜哲，于俊清,唐九飞. 数据流程序动态调度与优化[J]. 计算机工程与科学, 2017, 39(07): 1201-1210.
[6]	魏朝磊1，闫民2，赵方1. OpenMP多核技术在颗粒流体力学方法GHM中的应用[J]. 计算机工程与科学, 2017, 39(07): 1234-1240.
[7]	姚文军,陈俊仕,苏志超,余洋,廖陈志,安虹. 基于神威太湖之光的NAMD软件的移植与优化[J]. 计算机工程与科学, 2017, 39(06): 1022-1030.
[8]	杜琦，姜浩，李宽，彭林，杨灿群. 面向ARMv8 64位多核处理器QTRSM的实现[J]. 计算机工程与科学, 2017, 39(03): 451-457.
[9]	朱峰军1，武继刚1, 2，史雯隽1，姜桂圆3. 多选择软硬件划分问题的计算模型与动态规划算法[J]. J4, 2015, 37(04): 641-648.
[10]	王俊，刘磊，张龙，李思昆. 多核处理器事务级模型多视图协同验证环境[J]. J4, 2014, 36(05): 821-827.
[11]	李艳华，张悠慧，王为，郑纬民. 延时敏感的推测多线程调度策略[J]. J4, 2013, 35(11): 14-21.
[12]	徐远超1,2,谭旭2,3,范灵俊2,3,孙卫真1，张志敏2. 性能不对称多核处理器负载均衡调度研究[J]. J4, 2013, 35(11): 80-86.
[13]	宋伟. 事务存储：具有容错特性的并发控制机制[J]. J4, 2012, 34(7): 46-53.
[14]	陈小文1，陈书明1，鲁中海2，Axel Jantsch2. 多核处理器中混合分布式共享存储空间的实时划分技术[J]. J4, 2012, 34(7): 54-59.
[15]	刘仲，邢彬朝，扈啸. 基于YHFT-QDSP的并行图像匹配算法[J]. J4, 2012, 34(4): 47-51.