多种哈希算法的可重构硬件架构设计

J4 ›› 2016, Vol. 38 ›› Issue (03): 411-417.

多种哈希算法的可重构硬件架构设计

刘恒1，黄凯1，修思文2，李奕均3，严晓浪1

（1.浙江大学超大规模集成电路研究所，浙江杭州 310027;
2.中国计量学院光学与电子科技学院，浙江杭州 310018;3.杭州朔天科技有限公司，浙江杭州 310012）

收稿日期:2015-06-10 修回日期:2015-07-22 出版日期:2016-03-25 发布日期:2016-03-25
基金资助:
浙江省自然科学基金（LY14F020026）；中央高校基本科研业务费专项资金（2013QNA5008）；国家电网智能电网研究院“新一代智能电网片上系统芯片关键技术研究”（SGRIWD7113014）

A reconfigurable hardware architecture
design for multiple Hash algorithms

LIU Heng1,HUANG Kai1,XIU Siwen2,LI Yijun3,YAN Xiaolang1

(1.Institute of VLSI Design,Zhejiang University,Hangzhou 310027;
2.College of Optical and Electronic Technology,China Jiliang University,Hangzhou 310018;
3.Hangzhou SecChip Technology Co.,Ltd.,Hangzhou 310012,China)

Received:2015-06-10 Revised:2015-07-22 Online:2016-03-25 Published:2016-03-25

摘要/Abstract

摘要：

针对现有的哈希算法硬件架构仅实现少量几种算法的问题，设计了一种可实现SM3，MD5，SHA1以及SHA2系列共7种哈希算法的可重构IP，以满足同一系统对安全性可选择的需求。通过分析各哈希算法及其运算逻辑的相似性，该设计最大化地重用加法器和寄存器，极大地减少了总的实现面积。此外，该设计灵活可配，可以对内存直接存取。以Altera的Stratix II为FPGA目标器件，其最高频率可达100 MHz，总面积较现有设计减少26.7%以上，且各算法单位面积吞吐率均优于现有设计。

关键词: 哈希算法, SM3, MD5, SHA, 基础运算单元, 可重构, 高性能

Abstract:

Since the existing hardware architecture for Hash algorithms can only implement a few algorithms, we design a reconfigurable IP, which can implement seven Hash algorithms including SM3, MD5, SHA1 and SHA2 family, and it can meet the demand of a system for algorithm diversity. By analyzing all these Hash algorithms and estimating their similarity, the design reuses adders and registers to the maximum extent and therefore greatly reduces the total area. Besides, the design is flexibly configurable and can access the memory directly. The implementation results based on the FPGA of Stratix II of Altera Corporation show that, in comparison with the existing designs, the maximum frequency can achieve 100MHz, the whole area is decreased by more than 26.7% and the throughputperarea for each of the seven algorithms is increased.

Key words: Hash algorithm;SM3;MD5;SHA;basic arithmetic unit;reconfigurable;high performance

刘恒1，黄凯1，修思文2，李奕均3，严晓浪1. 多种哈希算法的可重构硬件架构设计[J]. J4, 2016, 38(03): 411-417.

LIU Heng1,HUANG Kai1,XIU Siwen2,LI Yijun3,YAN Xiaolang1. A reconfigurable hardware architecture
design for multiple Hash algorithms [J]. J4, 2016, 38(03): 411-417.

参考文献［16］

［1］	Douglas R.Cryptology theory and practice［M］.Feng Guodeng, Translation.Beijing:Electronics Industry Press,2003.(in Chinese)
［2］	Wang Xiaoyan,Yang Xianwen.Optimization design and implementation of SM3 algorithm based on FPGA［J］.Computer Engineering,2012,38(6):244246.(in Chinese)
［3］	Jaewoon K,Huung L,Youjip W.Design for high throughput SHA1 Hash function on FPGA［C］∥Proc of 2012 4th International Conference on Ubiquitous and Future Networks (ICUFN), 2012:403404.
［4］	Zhang Qian,LI Shuguo.Design and implementation of SM3 algorithm in ASIC［J］.Microelectronics & Computer,2014,31(9):143146.(in Chinese)
［5］	Ding Dongping,Gao Xianwei.Design and implementation of SM3 algorithm on FPGA［J］.Microcomputer & Its Applications,2012,31(5):2628.(in Chinese)
［6］	Xue Ye,Hu Aiqun.Optimized SHA1 Hash function implemented on FPGA［J］.Journal of Southeast University (English Edition),2014,(1):1316.
［7］	Chen Huafeng.Highspeed SHA256 algorithm implementation［J］.Journal of Zhejiang University (Science Edition),2009,36(6):675678.(in Chinese)
［8］	Li Miao, Xu Jinfu, Yang Xiaohui,et al.Design and implementation of reconfigurable security Hash algorithms based on FPGA［C］ ∥Proc of International Conference on Information Engineering,2009:381384.
［9］	Shen Yanzhao.Analysis of SM3 algorithm［D］.Shanghai:Donghua University,2013.(in Chinese)
［10］	Zheng Qiang, Gao Neng, Zhang Lingchen, et al. Design and implementation of dynamic password card based on SM3 algorithm［J］.Computer Applications and Software,2013,30(2):1417.(in Chinese)
［11］	Rivest R.The MD5 messagedigest algorithm:RFC1321［S］.1992．
［12］	National Institute of Standards and Technology.Announcing the secure Hash standard:FIPS 1801［S］.2001.
［13］	National Institute of Standards and Technology.Announcing the secure Hash standard:FIPS 1802［S］.2002.
［14］	Office of Security Commercial Code Administration.SM3 cryptographic Hash algorithm［S］.2010.(in Chinese)
［15］	Pan Yun.Development tutorial of CKCPU embedded system［M］.Beijing:Science Press,2011.(in Chinese)
［16］	Hong Qi, Zhou Qinqin, Wang Yongliang, et al.Research and hardware realization of MD5 algorithm based on Hash function［J］.Computer Engineering,2013,39(3):137141.(in Chinese)
	附中文参考文献：
［1］	（加）Douglas R等著.密码学原理与实践［M］.冯登国译.北京:电子工业出版社,2003.
［2］	王晓燕,杨先文.基于FPGA的SM3算法优化设计与实现［J］.计算机工程,2012,38(6):244246.
［4］	张倩,李树国.SM3杂凑算法的ASIC设计和实现［J］.微电子学与计算机,2014,31(9):143146.
［5］	丁冬平,高献伟.SM3算法的FPGA设计与实现［J］.微型机与应用,2012,31(5):2628.
［7］	陈华锋.高速SHA256算法硬件实现［J］.浙江大学学报（理学版）,2009,36(6):675678.
［9］	申延召.SM3密码杂凑算法分析［D］.上海:东华大学,2013.
［10］	郑强,高能,张令臣,等.基于SM3算法的动态口令卡的设计与实现［J］.计算机应用与软件,2013,30(2):1417.
［14］	国家密码管理局.SM3密码杂凑算法［S］.2010.
［15］	潘赟.CKCPU嵌入式系统开发教程［M］.北京:科学出版社,2011.
［16］	洪琪,周琴琴,王永亮,等.基于Hash函数的MD5算法研究和硬件实现［J］.计算机工程,2013,39(3):137141.

[1]	吴铁彬, 过锋, 王谛. 面向E级计算的高性能处理器核心运算架构研究进展[J]. 计算机工程与科学, 2023, 45(05): 761-771.
[2]	陈子钰, 何军, 郭翔宇. 国产通用处理器密码算法指令实现研究[J]. 计算机工程与科学, 2022, 44(07): 1162-1170.
[3]	陈奉贤. 基于NR-Transformer的集群作业运行时间预测[J]. 计算机工程与科学, 2022, 44(07): 1181-1190.
[4]	曹继军. 面向HPC和DC的可重构光互连网络体系结构综述[J]. 计算机工程与科学, 2022, 44(06): 951-963.
[5]	袁国兴, 张云泉, 袁良. 2021年中国高性能计算机发展现状分析[J]. 计算机工程与科学, 2021, 43(12): 2091-2097.
[6]	袁远, 李世杰, 邢建英, 蒋句平. E级高性能计算机系统中监控分系统的挑战与设计[J]. 计算机工程与科学, 2021, 43(08): 1366-1375.
[7]	陈云, 王梦园, 柴晓楠, 商建东, . 面向FT-M7002的高斯滤波算法优化实现[J]. 计算机工程与科学, 2021, 43(05): 799-806.
[8]	李景琳, 姜晶菲, 窦勇, 许金伟, 温冬. 基于Soft-NMS的候选框去冗余加速器设计[J]. 计算机工程与科学, 2021, 43(04): 586-593.
[9]	赵永浩, 贾海鹏, 张云泉, 张思佳. 基于SIMD的Square Root函数高性能实现与优化[J]. 计算机工程与科学, 2021, 43(04): 662-669.
[10]	贾勤, 马驰远, 彭书涛. 基于标准单元替换的功耗优化方法研究[J]. 计算机工程与科学, 2021, 43(02): 205-210.
[11]	吴君楠, 欧洋, 李琰. 基于LAMP的高性能计算用户组织架构管理系统设计与实现[J]. 计算机工程与科学, 2021, 43(02): 235-241.
[12]	杨坤, 蒋林, 谢晓燕, 邓军勇, 刘新闯, 胡传瞻. HEVC中率失真优化算法的动态可重构实现[J]. 计算机工程与科学, 2021, 43(02): 354-361.
[13]	刘杰, 龚春叶, 杨博, 郭晓威, 甘新标, 李胜国, 李超, 陈旭光, 肖调杰, 穆利安, 宋敏, 赵冬勇, 鞠羽中. YH-ACT：热工流体力学并行应用程序[J]. 计算机工程与科学, 2021, 43(01): 58-69.
[14]	李丹枫, 王飞, 赵国鸿. 一种大流量报文HMAC-SM3认证实时加速引擎[J]. 计算机工程与科学, 2021, 43(01): 82-88.
[15]	袁国兴, 张云泉, 袁良. 2020年中国高性能计算机发展现状分析[J]. 计算机工程与科学, 2020, 42(12): 2103-2108.