多种哈希算法的可重构硬件架构设计

J4 ›› 2016, Vol. 38 ›› Issue (3): 411-417.

多种哈希算法的可重构硬件架构设计

刘恒1，黄凯1，修思文2，李奕均3，严晓浪1

（1.浙江大学超大规模集成电路研究所，浙江杭州 310027;
2.中国计量学院光学与电子科技学院，浙江杭州 310018;3.杭州朔天科技有限公司，浙江杭州 310012）

收稿日期:2015-06-10 修回日期:2015-07-22 出版日期:2016-03-25 发布日期:2016-03-25
基金资助:
浙江省自然科学基金（LY14F020026）；中央高校基本科研业务费专项资金（2013QNA5008）；国家电网智能电网研究院“新一代智能电网片上系统芯片关键技术研究”（SGRIWD7113014）

A reconfigurable hardware architecture
design for multiple Hash algorithms

LIU Heng1,HUANG Kai1,XIU Siwen2,LI Yijun3,YAN Xiaolang1

(1.Institute of VLSI Design,Zhejiang University,Hangzhou 310027;
2.College of Optical and Electronic Technology,China Jiliang University,Hangzhou 310018;
3.Hangzhou SecChip Technology Co.,Ltd.,Hangzhou 310012,China)

Received:2015-06-10 Revised:2015-07-22 Online:2016-03-25 Published:2016-03-25

摘要/Abstract

摘要：

针对现有的哈希算法硬件架构仅实现少量几种算法的问题，设计了一种可实现SM3，MD5，SHA1以及SHA2系列共7种哈希算法的可重构IP，以满足同一系统对安全性可选择的需求。通过分析各哈希算法及其运算逻辑的相似性，该设计最大化地重用加法器和寄存器，极大地减少了总的实现面积。此外，该设计灵活可配，可以对内存直接存取。以Altera的Stratix II为FPGA目标器件，其最高频率可达100 MHz，总面积较现有设计减少26.7%以上，且各算法单位面积吞吐率均优于现有设计。

关键词: 哈希算法, SM3, MD5, SHA, 基础运算单元, 可重构, 高性能

Abstract:

Since the existing hardware architecture for Hash algorithms can only implement a few algorithms, we design a reconfigurable IP, which can implement seven Hash algorithms including SM3, MD5, SHA1 and SHA2 family, and it can meet the demand of a system for algorithm diversity. By analyzing all these Hash algorithms and estimating their similarity, the design reuses adders and registers to the maximum extent and therefore greatly reduces the total area. Besides, the design is flexibly configurable and can access the memory directly. The implementation results based on the FPGA of Stratix II of Altera Corporation show that, in comparison with the existing designs, the maximum frequency can achieve 100MHz, the whole area is decreased by more than 26.7% and the throughputperarea for each of the seven algorithms is increased.

Key words: Hash algorithm;SM3;MD5;SHA;basic arithmetic unit;reconfigurable;high performance

刘恒1，黄凯1，修思文2，李奕均3，严晓浪1. 多种哈希算法的可重构硬件架构设计[J]. J4, 2016, 38(3): 411-417.

LIU Heng1,HUANG Kai1,XIU Siwen2,LI Yijun3,YAN Xiaolang1. A reconfigurable hardware architecture
design for multiple Hash algorithms [J]. J4, 2016, 38(3): 411-417.

[1]	石璐, 邹高远, 伍思琦, 张少帅. 基于Tensor Cores的新型GPU架构的高性能Cholesky分解[J]. 计算机工程与科学, 2025, 47(7): 1170-1180.
[2]	李俊哲, 付振新, 杨宏辉, 马银萍, 李若淼, 樊春, . 面向算力网络的跨集群数据迁移系统的设计和实现[J]. 计算机工程与科学, 2025, 47(5): 775-786.
[3]	贾春波, 陈光, 姚信安, 李宝峰. 基于国产元器件的大功率多相供电技术研究[J]. 计算机工程与科学, 2025, 47(4): 592-600.
[4]	连子涵, 何卫锋. 基于动态时序裕量压缩的高性能处理器设计[J]. 计算机工程与科学, 2025, 47(2): 219-227.
[5]	张建民, 许炜康, 刘津津, 黎铁军. 粒子输运非确定性模拟的加速方法研究进展[J]. 计算机工程与科学, 2025, 47(1): 1-9.
[6]	庄述鑫, 陈永红, 郝一行, 吴巍炜, 徐学永, 王万元. 对抗环境中基于种群多样性的鲁棒策略生成方法[J]. 计算机工程与科学, 2024, 46(6): 1081-1091.
[7]	孙岩, 张建民, 黎渊, 孙舜禹. 面向高性能计算的互连网络拥塞控制分析与评估[J]. 计算机工程与科学, 2024, 46(2): 209-216.
[8]	张云泉, 邓力, 袁良, 袁国兴. 2024年中国高性能计算机发展现状分析[J]. 计算机工程与科学, 2024, 46(12): 2091-2098.
[9]	黄泽彪, 董德尊, 齐星云. Gloo+：利用在网计算技术加速分布式深度学习训练[J]. 计算机工程与科学, 2024, 46(1): 28-36.
[10]	朱文龙, 江嘉治, 黄聃, 肖侬. ParM:基于国产处理器的异构并行编程模型[J]. 计算机工程与科学, 2023, 45(9): 1521-1531.
[11]	吴铁彬, 过锋, 王谛. 面向E级计算的高性能处理器核心运算架构研究进展[J]. 计算机工程与科学, 2023, 45(5): 761-771.
[12]	张云泉, 邓力, 袁良, 袁国兴. 2023年中国高性能计算机发展现状分析[J]. 计算机工程与科学, 2023, 45(12): 2091-2098.
[13]	施得君, 李宏亮, 胡舒凯. 基于Clos网络的高阶路由器结构[J]. 计算机工程与科学, 2023, 45(12): 2099-2112.
[14]	张天阳, 池成悦, 郭武, 高亦沁, 文敏华, 韦建文. 校级异地超算集群管理的关键技术研究与实践[J]. 计算机工程与科学, 2023, 45(12): 2135-2145.
[15]	肖调杰, 周峰, 郑翾宇, 刘剑, 陈琳, 刘杰, 易明宽, 陈旭光, 龚春叶, 杨博, 甘新标, 李胜国, 左克, . 大规模三维频率域电磁积分方程法数值模拟[J]. 计算机工程与科学, 2023, 45(11): 1901-1910.