一种支持DDR4的软硬件结合的访存踪迹收集分析工具集

计算机工程与科学

一种支持DDR4的软硬件结合的访存踪迹收集分析工具集

李作骏1,2，陈明宇1,2，秦晓宁3

（1.中国科学院计算技术研究所，北京 100190;2.中国科学院大学，北京 100049;

3.曙光信息产业（北京）有限公司，北京 100193）

收稿日期:2018-11-16 修回日期:2019-01-04 出版日期:2019-06-25 发布日期:2019-06-25
基金资助:
国家十三五重点研发计划（2017YFB1001602）

A hybrid memory trace collection

and analysis toolkit for DDR4

LI Zuojun1,2,CHEN Mingyu1,2,Qin Xiaoning3

（1.Institute of Computing Technology,Chinese Academy of Sciences,Beijing 100190;

2.University of Chinese Academy of Sciences,Beijing 100049;

3.Dawning Information Industry Co.Ltd.,Beijing 100193,China）

Received:2018-11-16 Revised:2019-01-04 Online:2019-06-25 Published:2019-06-25

摘要/Abstract

摘要：

随着多核技术的发展，大数据、云计算、人工智能应用的普及，非易失性内存技术的逐步实用以及信息安全的迫切需求，作为数据处理核心部分的内存系统的设计显得极为重要，而现有的内存系统分析工具却由于各种缺陷已经无法满足研究人员的需求。在原有HMTT的基础上进行硬件级别的重新设计，在最新的DDR41600平台上实现了完整、高效、无失真地获取访存踪迹的功能，并在原有系统的基础上进一步提升了工具的可移植性。最后，使用该工具对最新的SPEC CPU 2017应用进行了访存踪迹的采集测试，并对收集到的访存踪迹信息进行了分析，进一步验证了本文工作的有效性，为今后的各类应用访存行为以及内存系统结构设计研究提供了强有力的工具支撑。

关键词: 访存踪迹, FPGA, DDR4, 物理地址

Abstract:

With the development of multicore technology, the popularity of big data, cloud computing, artificial intelligence applications, the gradual practicality of nonvolatile memory technology and the urgent need for information security, the design of memory systems as the core part of data processing is extremely important. However, the existing analysis tools for memory systems are not able to meet the need of the researchers due to a variety of defects. We redesign the hardware based on the original HMTT, and realize the complete, efficient and distortionfree memory trace collection on the latest DDR41600 platform, and further enhance the portability of the toolkit based on the original system. Finally, we use the toolkit to perform memory trace collection test on the latest SPEC CPU 2017 applications, and analyze the collected trace information, which further verifies the effectiveness of our work. Our work offers researchers a powerful tool on analyzing the memory access behaviors of multiple applications and designing memory system architectures.

Key words: memory trace, FPGA, DDR4, physical address

李作骏1,2，陈明宇1,2，秦晓宁3. 一种支持DDR4的软硬件结合的访存踪迹收集分析工具集[J]. 计算机工程与科学.

LI Zuojun1,2,CHEN Mingyu1,2,Qin Xiaoning3.

A hybrid memory trace collection

and analysis toolkit for DDR4

[J]. Computer Engineering & Science.

[1]	李珍琪, 王强, 齐星云, 赖明澈, 赵言亢, 陆亿行, 黎渊. 轻量化卷积神经网络硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2025, 47(4): 582-591.
[2]	申锦尚, 张庆顺, 宋铁锐. 基于FPGA的高速AES实现与列混合改进[J]. 计算机工程与科学, 2025, 47(4): 612-620.
[3]	闫少辉, 姜嘉伟, 崔宇. 基于三维混沌系统的图像加密及FPGA实现[J]. 计算机工程与科学, 2025, 47(4): 686-694.
[4]	王鹏, 张嘉诚, 范毓洋, . 适应于硬件部署的神经网络剪枝量化算法[J]. 计算机工程与科学, 2024, 46(9): 1547-1553.
[5]	马柯帆, 李宝峰, 周悦锦, 武园园, 余永兰, 多瑞华. 基于ZYNQ 芯片的基板管理控制器设计与实现[J]. 计算机工程与科学, 2024, 46(2): 217-223.
[6]	赵祉乔, 周理, 荀长庆, 潘国腾, 铁俊波, 王伟征 . 软硬件混合的高效CHI协议分析[J]. 计算机工程与科学, 2024, 46(2): 224-231.
[7]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(1): 12-20.
[8]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(4): 577-581.
[9]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[10]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(9): 1521-1528.
[11]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(6): 976-983.
[12]	王霞, 郑龙飞, 王蒙军, 张红丽, 吴建飞, . 一种高性能FPGA辐射发射抑制方法研究[J]. 计算机工程与科学, 2021, 43(5): 814-819.
[13]	郭辉, 黄立波, 郑重, 隋兵才, 王永文. Proto-Perf：快速精确的通用处理器原型系统性能评估方法[J]. 计算机工程与科学, 2021, 43(4): 579-585.
[14]	孙兆鹏, 周宽久. 基于PCIe的高性能FPGA-GPU-CPU异构编程架构[J]. 计算机工程与科学, 2021, 43(4): 641-651.
[15]	黎铁军, 马柯帆, 张建民. 基于不完全算法的并行FPGA SAT求解器[J]. 计算机工程与科学, 2021, 43(12): 2126-2130.