矩阵乘协处理器上BLAS level-3运算的设计

计算机工程与科学 ›› 2020, Vol. 42 ›› Issue (11): 1913-1921.

矩阵乘协处理器上BLAS level-3运算的设计

贾迅，钱磊，原昊，张昆，吴东

（数学工程与先进计算国家重点实验室,江苏无锡 214125）

收稿日期:2020-06-08 修回日期:2020-08-11 接受日期:2020-11-25 出版日期:2020-11-25 发布日期:2020-11-26

Design of BLAS level3 computation on a matrix multiplication coprocessor

JIA Xun，QIAN Lei，YUAN Hao，ZHANG Kun，WU Dong

（State Key Laboratory of Mathematical Engineering and Advanced Computing,Wuxi 214125,China）

Received:2020-06-08 Revised:2020-08-11 Accepted:2020-11-25 Online:2020-11-25 Published:2020-11-26

摘要/Abstract

摘要： BLAS level3运算的计算复杂度较高，其往往成为应用的性能瓶颈。采用线性阵列结构的矩阵乘协处理器可实现高性能、高效的矩阵乘运算。在矩阵乘协处理器上高效实现BLAS level3运算，对大规模科学与工程仿真应用的计算加速至关重要。以矩阵乘为核心运算，结合线性阵列的结构特点，提出了矩阵乘协处理器上BLAS level3运算的设计，并构建了相应的性能分析模型。实验结果表明，矩阵乘协处理器上SYMM、SYRK和TRMM运算的计算效率分别达到了99%，98%和80%，与SW26010和NVIDIA V100 GPU上矩阵运算的计算效率相比，最高提升了31%。

关键词: 线性阵列, 矩阵乘, 协处理器, BLAS level

Abstract: BLAS level3 subprograms have high computation complexity, which usually become applications' performance bottleneck. By organizing largescale floatingpoint units into a linear array architecture, the matrix multiplication coprocessor can perform highperformance and efficient matrix multiplication. Achieving efficient BLAS level3 computation on the matrix multiplication coprocessor is essential for the acceleration of largescale science and engineering applications.
By taking matrix multiplication as the kernel and combining the characteristics of the underlying linear array architecture, this paper proposes the design of BLAS level3 computation on a matrix multiplication coprocessor, and construct a corresponding performance model. Experimental results show that SYMM, SYRK and TRMM subprograms on the matrix multiplication coprocessor achieves the computation efficiency of 99%, 98% and 80% respectively, at most 31% higher than those on the SW26010 and NVIDIA V100 GPU.

Key words: linear array, matrix multiplication, coprocessor, BLAS level-3

中图分类号:

国家自然科学基金（61732018）

贾迅, 钱磊, 原昊, 张昆, 吴东. 矩阵乘协处理器上BLAS level-3运算的设计[J]. 计算机工程与科学, 2020, 42(11): 1913-1921.

JIA Xun, QIAN Lei, YUAN Hao, ZHANG Kun, WU Dong. Design of BLAS level3 computation on a matrix multiplication coprocessor[J]. Computer Engineering & Science, 2020, 42(11): 1913-1921.

[1]	姜晶菲, 何源宏, 许金伟, 许诗瑶, 钱希福. NM-SpMM：面向国产异构向量处理器的半结构化稀疏矩阵乘算法[J]. 计算机工程与科学, 2024, 46(07): 1141-1150.
[2]	鞠鑫, 曹亚松, 文梅, 汪志, 冯静. 一种矩阵块间提前切换的脉动阵列优化策略[J]. 计算机工程与科学, 2023, 45(01): 1-9.
[3]	庄鹤林, 杨火根, 夏小云, 廖伟志. 关于矩阵乘法问题的人工蜂群优化算法研究[J]. 计算机工程与科学, 2021, 43(12): 2131-2138.
[4]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[5]	王吉军，郝子宇，李宏亮. 3D-MMA:基于3D集成电路的矩阵乘加速结构[J]. 计算机工程与科学, 2019, 41(12): 2110-2118.
[6]	贾迅，邬贵明，钱磊，谢向辉，吴东. 大规模三角线性方程的高效求解[J]. 计算机工程与科学, 2019, 41(02): 240-245.
[7]	甘新标1,2，孙燎原3,刘杰1，雄成伟1，黄嘉昆1. 面向国产异构系统的HPL异构协同设计[J]. 计算机工程与科学, 2018, 40(01): 10-14.
[8]	朱敏,唐波,赵娟,邹丹,李金才. 布尔矩阵乘的分布式异构并行优化[J]. 计算机工程与科学, 2017, 39(04): 634-640.
[9]	沈俊忠，肖涛，乔寓然，杨乾明，文梅. 一种支持优化分块策略的矩阵乘加速器设计[J]. 计算机工程与科学, 2016, 38(09): 1748-1754.
[10]	周磊涛1,2，陶耀东2，刘生1,2，李锁3. 基于FPGA的Systolic乘法技术研究[J]. J4, 2015, 37(09): 1632-1636.
[11]	张帅，李涛，王艺峰，焦晓帆，杨愚鲁. 细粒度任务并行GPU通用矩阵乘[J]. J4, 2015, 37(05): 847-856.
[12]	李韬, 孙志刚. 面向粗粒度数据流网络处理器的混合定制硬件加速[J]. J4, 2011, 33(11): 40-47.
[13]	张晓明王勇军张民选. 网络处理器中协处理器设计方法研究及实现[J]. J4, 2007, 29(3): 80-83.
[14]	刘杰迟利华胡庆丰李晓梅. 并行计算稀疏矩阵乘以向量的负载平衡算法[J]. J4, 2006, 28(3): 76-77.
[15]	刘杰胡庆丰. 并行矩阵乘的B迁移算法[J]. J4, 1997, 19(3): 50-54.