基于FPGA的Systolic乘法技术研究

J4 ›› 2015, Vol. 37 ›› Issue (09): 1632-1636.

基于FPGA的Systolic乘法技术研究

周磊涛1,2，陶耀东2，刘生1,2，李锁3

(1.中国科学院大学，北京 100039;2.中国科学院沈阳计算技术研究所，辽宁沈阳 110168;
3.沈阳高精数控技术有限公司，辽宁沈阳 110168)

修回日期:2014-06-20 出版日期:2015-09-25 发布日期:2015-09-25
基金资助:
国家科技支撑计划沈阳特种专用数控机床产业集群国产数控系统创新应用示范（2012BAF13B08）

Research on Systolic multiplication technology based on FPGA

ZHOU Leitao1,2,TAO Yaodong2,LIU Sheng1,2,LI Suo3

（1.University of Chinese Academy of Sciences,Beijing 100039;
2.Shenyang Institute of Computing Technology,Chinese Academy of Sciences,Shenyang 110168;
3.Shenyang Golding NC Tech. Co.,Ltd.,Shenyang 110168,China）

Revised:2014-06-20 Online:2015-09-25 Published:2015-09-25

摘要/Abstract

摘要：

Systolic乘法是一种基于SIMDMC2模型的矩阵乘算法，无法直接应用在单独的嵌入式系统中，所以提出一种采用FPGA技术实现Systolic乘法的方法。该方法将FPGA的硬件并行特性与巧妙的并行算法结合起来，利用FPGA灵活可编程的特点，在FPGA内部设计了一种基于MC2模型的节点阵列来实现Systolic乘法。实际应用中，可以灵活地修改节点单元的数量和节点的功能来满足不同规模的运算矩阵需求并充分利用FPGA的资源。仿真结果验证了该方法的正确性。实际测试结果表明：该方法具有较快的速度和较高的实时性。

关键词: 矩阵乘法, 现场可编程门阵列, Systolic乘法, 并行计算

Abstract:

Systolic multiplication is an algorithm based on the SIMDMC2 model, but it cannot be applied in the embedded system directly. We propose an implementation of Systolic multiplication by FPGA technology, which combines the hardware parallelism of the FPGA and the parallel algorithm together. To realize Systolic multiplication, we design a node array based on the MC2 model inside the FPGA by making use of the flexible and programmable features of the FPGA. In practical applications, the number and function of the nodes can be modified flexibly to meet the needs of different scale matrixes and the FPGA resources are fully utilized. Simulation results verify the proposed method, and the actual test results show that this method has a faster speed and a higher realtime performance.

Key words: matrix multiplication;field-programmable gate array;algorithm of Systolic;parallel computing

周磊涛1,2，陶耀东2，刘生1,2，李锁3. 基于FPGA的Systolic乘法技术研究[J]. J4, 2015, 37(09): 1632-1636.

ZHOU Leitao1,2,TAO Yaodong2,LIU Sheng1,2,LI Suo3. Research on Systolic multiplication technology based on FPGA [J]. J4, 2015, 37(09): 1632-1636.

[1]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(01): 12-20.
[2]	吴超, 卫谦, 周俊伟, 李会民, 孙广中. 基于异构计算平台的背景噪声预处理并行算法[J]. 计算机工程与科学, 2023, 45(10): 1711-1719.
[3]	王鑫, 彭健. 基于HYB格式SpMV在新一代申威架构上的实现与优化[J]. 计算机工程与科学, 2023, 45(10): 1754-1762.
[4]	刘屹成, 刘晓燕, 严馨. 并行平衡级联支持向量机[J]. 计算机工程与科学, 2023, 45(07): 1170-1177.
[5]	臧照虎, 李晨, 王耀华, 陈小文, 郭阳. 面向众核系统的层次化栅栏同步机制[J]. 计算机工程与科学, 2022, 44(11): 1901-1908.
[6]	张勇, 张曦, 万云博, 何先耀, 赵钟, 卢宇彤. 非结构有限体积CFD计算的网格重排序优化[J]. 计算机工程与科学, 2022, 44(10): 1721-1729.
[7]	庄鹤林, 杨火根, 夏小云, 廖伟志. 关于矩阵乘法问题的人工蜂群优化算法研究[J]. 计算机工程与科学, 2021, 43(12): 2131-2138.
[8]	范培勤, 过武宏, 韩梅, 唐帅, 张驰, . 水声环境特征参数并行预报方法研究[J]. 计算机工程与科学, 2021, 43(11): 1920-1925.
[9]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[10]	龚昊, 刘莹, 冯建周, 赵仁良, 冷佳旭, . 基于GPU加速的脉冲多普勒雷达信号处理[J]. 计算机工程与科学, 2021, 43(07): 1141-1149.
[11]	焦育威, 王鹏, 辛罡, . 基于采样尺度自适应的多尺度量子谐振子优化算法并行化[J]. 计算机工程与科学, 2021, 43(07): 1200-1209.
[12]	俞茂学, 贾东宁, 魏志强, 许佳立, 马广浩. 一种基于国产异构众核处理器的C++智能源码转换框架[J]. 计算机工程与科学, 2021, 43(06): 997-1005.
[13]	丁哲昭, 储根深, 胡长军, 李扬. 基于申威众核处理器的圣维南求解程序的并行与优化[J]. 计算机工程与科学, 2021, 43(05): 820-829.
[14]	丁峻宏, 苗新强, 李根国. 面向异构超算的结构分析高效并行计算方法[J]. 计算机工程与科学, 2020, 42(12): 2133-2140.
[15]	徐传福, 车永刚, 李大力, 王勇献, 王正华. 天河超级计算机上超大规模高精度计算流体力学并行计算研究进展[J]. 计算机工程与科学, 2020, 42(10高性能专刊): 1815-1826.