多通道并发EDMA控制器的设计与实现

J4 ›› 2012, Vol. 34 ›› Issue (1): 74-78.

多通道并发EDMA控制器的设计与实现

陈海波，孙永节，余再祥

（国防科学技术大学计算机学院，湖南长沙 410073）

收稿日期:2011-05-20 修回日期:2011-10-26 出版日期:2012-01-25 发布日期:2012-01-25
基金资助:
教育部长江学者和创新团队发展计划(IRT0614)

Design and Implementation of a MultiChannel Parallel Enhanced Direct Memory Access Controller

CHEN Haibo，SUN Yongjie，YU Zaixiang

（School of Computer Science,National University of Defense Technology,Changsha 410073,China）

Received:2011-05-20 Revised:2011-10-26 Online:2012-01-25 Published:2012-01-25

摘要/Abstract

摘要：

随着DSP应用领域的扩展，传统的DMA部件已被EDMA控制器所取代。本文通过分析和研究，针对当前EDMA控制器数据传输并行度较低、效率不高的问题，提出了可变优先级的传输请求仲裁机制和两级并行的传输控制结构，设计了具有64个通道，支持突发传输、64位位宽和并发传输的EDMA控制器，不仅实现了读写并发，还实现了多个传输请求的并发执行。

关键词: EDMA, 传输请求仲裁, 传输控制, 并发

Abstract:

With the continuous development of DSPs(Digital Signal Processor), the traditional DMA (Direct Memory Access) controller has been replaced by EDMA (Enhanced Direct Memory Access). A configurable arbitration mechanism for transfer requests and a two level parallel transmission control structure are designed to improve the lower parallelism of data transmission and lower efficiency in the current EDMA. Particularly, we propose a highperformance EDMA controller which has 64 channels. This EDMA supports doublewords access, burst and parallel transmission. The contribution of our paper is that we implement the parallelism of many transfer requests apart from the parallelism of read and write.

Key words: EDMA;arbitration of transfer requests;transmission control;parallelism

陈海波，孙永节，余再祥. 多通道并发EDMA控制器的设计与实现[J]. J4, 2012, 34(1): 74-78.

CHEN Haibo，SUN Yongjie，YU Zaixiang. Design and Implementation of a MultiChannel Parallel Enhanced Direct Memory Access Controller[J]. J4, 2012, 34(1): 74-78.

［1］	薛炜，李广军，郭志勇. 增强型eDMA的结构与典型应用［J］.单片机与嵌入式系统应用，2009(1):1214.
［2］	PayaVaya G,Martin J.An Enhanced DMA Controller in SIMD Processors for Video Applications［C］∥Proc of the 22nd International Conference,2009:159170.
［3］	Jayapala M.Clustered Loop Buffer Organization for Low Energy VLIW Embedded Processors［J］. IEEE Trans on Computers, 2005,54(6):672683.
［4］	Don Yong,Deng Lin,Xu Jinhua,et al.DMA Performance Analysis and MultiCore Memory Optimization for SWIM Benchmark on the Cell Processor［C］∥Proc of the 2008 IEEE International Symposium on Parallel and Distributed Processing with Applications,2008:170179.
［5］	Grosso M, Perez W J H, Ravotto D,et al. Functional Test Generation for DMA Controllers［C］∥Proc of 2010 11th Latin American Test Workshop(LATW),2010:16.

[1]	杨慧慧, 方贤文, 邵叱风. 基于Petri网的并发事件流程模型修复分析[J]. 计算机工程与科学, 2021, 43(10): 1773-1780.
[2]	龚昊, 刘莹, 冯建周, 赵仁良, 冷佳旭, . 基于GPU加速的脉冲多普勒雷达信号处理[J]. 计算机工程与科学, 2021, 43(07): 1141-1149.
[3]	吴振伟，张文喆. 基于硬件事务内存构建并发链表[J]. 计算机工程与科学, 2018, 40(增刊S1): 154-158.
[4]	李树楠1,2,3，詹男杰1,2,3，章玥1,2. 面向数据中心租户带宽特征的虚拟拥塞控制方法性能分析[J]. 计算机工程与科学, 2018, 40(09): 1562-1571.
[5]	袁红娟1,2,马艳芳3,潘海玉1,2. 模糊交互时态逻辑的模型检测[J]. 计算机工程与科学, 2017, 39(12): 2290-2296.
[6]	陈琳，南洋. 一种面向大规模系统域网络性能管理系统[J]. 计算机工程与科学, 2017, 39(09): 1588-1593.
[7]	马占有1，2，李永明1. 广义可能性决策过程的计算树逻辑模型检测[J]. J4, 2015, 37(11): 2162-2168.
[8]	钱俊彦1,2，贾书贵1，蔡国永1，赵岭忠1. 基于上下文定界的Fork/Join并行性的并发程序可达性分析[J]. J4, 2013, 35(2): 1-6.
[9]	沈以楼，朱艳琴. 流媒体直播系统的多路并发流自适应传输控制[J]. J4, 2012, 34(2): 35-40.
[10]	曾小荟1,2，冷明1，刘冬生1，李平1，金士尧2,3. 一个新的SYN Flood攻击防御模型的研究[J]. J4, 2011, 33(4): 35-39.
[11]	周志远, 张大方, 缪力. 基于Java内存模型的并发程序模型检测[J]. J4, 2010, 32(3): 111-114.
[12]	张小强, 彭林, 黄春, 谢伦国. 面向STM的松弛存储一致性算法[J]. J4, 2010, 32(1): 127-131.
[13]	顾大刚张牧. 拥塞控制算法的仿真研究[J]. J4, 2008, 30(6): 33-36.
[14]	李慧霸彭宇行卢锡城. 一种面向分布式系统的程序设计模式[J]. J4, 2008, 30(12): 142-145.
[15]	宁晓莉黄遵国. DHT网络中并发下载及安全防御机制的实现[J]. J4, 2008, 30(1): 12-17.