Cholesky分解细粒度并行算法

doi:10.3969/j.issn.1007130X.2010.

J4 ›› 2010, Vol. 32 ›› Issue (9): 102-106.doi: 10.3969/j.issn.1007130X.2010.

Cholesky分解细粒度并行算法

邬贵明，窦勇，王淼

（国防科学技术大学计算机学院，湖南长沙 410073）

收稿日期:2010-03-11 修回日期:2010-06-19 出版日期:2010-09-02 发布日期:2010-09-02
作者简介:邬贵明(1981),男,四川内江人，博士生，研究方向为可重构计算、高性能计算机体系结构；窦勇,博士,教授,博士生导师,研究方向为可重构计算、高性能计算机体系结构；王淼,博士生,研究方向为并行编译技术。
基金资助:
国家自然科学基金资助项目（60633050，60833004）

A FineGrained Parallel Algorithm for the Cholesky Decomposition

WU Guiming，DOU Yong,WANG Miao

（School of Computer Science,National University of Defense Technology,Changsha 410073,China）

Received:2010-03-11 Revised:2010-06-19 Online:2010-09-02 Published:2010-09-02

摘要/Abstract

摘要：

本文提出了一种Cholesky分解细粒度流水线并行算法，该算法可以处理任意规模的数据，可以充分开发FPGA加速器提供的细粒度并行。实验表明，该算法具有很好的可扩展性，在Xilinx XC5VLX330 FPGA上能够集成36个处理单元（PE），当矩阵的阶为16 384、运行频率为200MHz时性能达到14.3 GFLOPS。

关键词: Cholesky分解, 细粒度并行, FPGA

Abstract:

This paper presents a finegrained pipeline parallel algorithm for the Cholesky decomposition, which is applicable to the matrices of arbitrary orders and can exploit finegrained parallelism of the FPGA accelerators. The experimental results show this algorithm has good scalability. 36 processing elements (PEs) can be integrated into a Xilinx XC5VLX330 FPGA, achieving a performance of 14.3 Gflops when the matrix order is 16 384 at the clock speed of 200 MHz.

Key words: Cholesky decomposition;finegrained parallelism;FPGA

邬贵明，窦勇，王淼. Cholesky分解细粒度并行算法[J]. J4, 2010, 32(9): 102-106.

WU Guiming，DOU Yong,WANG Miao. A FineGrained Parallel Algorithm for the Cholesky Decomposition[J]. J4, 2010, 32(9): 102-106.

[1]	唐滔, 姜浩, 彭林, 漆海俊, 鲁轻风. 面向国产芯片的可复现矩阵分解[J]. 计算机工程与科学, 2025, 47(05): 761-774.
[2]	李珍琪, 王强, 齐星云, 赖明澈, 赵言亢, 陆亿行, 黎渊. 轻量化卷积神经网络硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2025, 47(04): 582-591.
[3]	申锦尚, 张庆顺, 宋铁锐. 基于FPGA的高速AES实现与列混合改进[J]. 计算机工程与科学, 2025, 47(04): 612-620.
[4]	闫少辉, 姜嘉伟, 崔宇. 基于三维混沌系统的图像加密及FPGA实现[J]. 计算机工程与科学, 2025, 47(04): 686-694.
[5]	王鹏, 张嘉诚, 范毓洋, . 适应于硬件部署的神经网络剪枝量化算法[J]. 计算机工程与科学, 2024, 46(09): 1547-1553.
[6]	马柯帆, 李宝峰, 周悦锦, 武园园, 余永兰, 多瑞华. 基于ZYNQ 芯片的基板管理控制器设计与实现[J]. 计算机工程与科学, 2024, 46(02): 217-223.
[7]	赵祉乔, 周理, 荀长庆, 潘国腾, 铁俊波, 王伟征 . 软硬件混合的高效CHI协议分析[J]. 计算机工程与科学, 2024, 46(02): 224-231.
[8]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(01): 12-20.
[9]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(04): 577-581.
[10]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[11]	黎铁军, 马柯帆, 张建民. 基于不完全算法的并行FPGA SAT求解器[J]. 计算机工程与科学, 2021, 43(12): 2126-2130.
[12]	陈浩敏, 姚森敬, 席禹, 张凡, 辛文成, 王龙海, 任超. YOLOv3-tiny的硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2021, 43(12): 2139-2149.
[13]	摆玉龙, 潘星宇, 段济开, 杨阳. 基于双曲正弦函数的四翼忆阻混沌系统及其FPGA实现[J]. 计算机工程与科学, 2021, 43(10): 1744-1749.
[14]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[15]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(06): 976-983.

Cholesky分解细粒度并行算法

A FineGrained Parallel Algorithm for the Cholesky Decomposition

PDF

可视化

摘要/Abstract

引用本文

使用本文

相关文章 15

编辑推荐

Metrics

本文评价