FT1500处理器中仿真驱动的DDR3封装设计

J4 ›› 2014, Vol. 36 ›› Issue (4): 579-583.

FT1500处理器中仿真驱动的DDR3封装设计

黎铁军，孙岩，邹京，张秀峰

（国防科学技术大学计算机学院，湖南长沙 410073）

收稿日期:2013-08-12 修回日期:2013-11-15 出版日期:2014-04-25 发布日期:2014-04-25
基金资助:
国家自然科学基金资助项目（61103083,61133007）；国家“核高基”重大专项(2009ZX01028002002）

Simulation driven package design for FT1500 DDR3 interface

LI Tiejun,SUN Yan,ZOU Jing,ZHANG Xiufeng

（College of Computer,National University of Defense Technology,Changsha 410073,China）

Received:2013-08-12 Revised:2013-11-15 Online:2014-04-25 Published:2014-04-25

摘要/Abstract

摘要：

针对高性能微处理器封装中DDR3的信号完整性和电源完整性问题，提出了仿真驱动的封装设计方法：在设计之初通过前仿真制定准确的设计规则和目标，在设计过程中通过仿真指导设计优化，在设计完成后用后仿真验证设计结果。应用该方法设计了FT1500芯片封装，实测结果表明，该芯片的DDR3接口可以稳定工作在1400Mbps。

关键词: 高性能微处理器, DDR3, 信号完整性, 电源完整性, 封装设计

Abstract:

To solve the problems of signal integrity and power integrity in DDR3 interface of FT1500 CPU,a simulation driven package design method is proposed.At the early stage,simulation is used to make accurate design rules and objectives. Then the package design is optimized repeatedly according to the simulation results.After the package design is completed, it is verified by the simulation.The design method is applied to FT1500 chip,whose DDR3 interface can work steadily with 1400Mbps.

Key words: high performance microprocessor;DDR3;signal integrity;power integrity;package design

黎铁军，孙岩，邹京，张秀峰. FT1500处理器中仿真驱动的DDR3封装设计[J]. J4, 2014, 36(4): 579-583.

LI Tiejun,SUN Yan,ZOU Jing,ZHANG Xiufeng. Simulation driven package design for FT1500 DDR3 interface [J]. J4, 2014, 36(4): 579-583.

[1]	章幻, 李滔, 胡晋. 带状垂直差分结构分析与优化[J]. 计算机工程与科学, 2025, 47(8): 1354-1363.
[2]	陈天宇, 李川, 王彦辉. 面向广义Chiplet的高速BGA与PCB传输结构设计[J]. 计算机工程与科学, 2024, 46(6): 976-983.
[3]	李宝峰, 黎铁军, 刘勇辉, 马柯帆, 罗煜峰, 姚信安. 56 Gbps高速信号传输系统仿真验证设计[J]. 计算机工程与科学, 2023, 45(2): 228-236.
[4]	贡维, 李岩, 许泗强, 齐红玉. 电源开关噪声耦合干扰高速信号的分析及优化方法研究[J]. 计算机工程与科学, 2023, 45(10): 1763-1769.
[5]	李川, 郑浩, 王彦辉. 硅转接层高带宽存储互连通道信号完整性设计及仿真[J]. 计算机工程与科学, 2022, 44(2): 199-206.
[6]	王炜琛, 涂海洋, 王伟明, 赵晓博. 基于Zynq的SDI视频图像分割系统[J]. 计算机工程与科学, 2021, 43(10): 1796-1802.
[7]	李川，王彦辉，郑浩. DDR4并行互连传输串扰特性仿真与分析[J]. 计算机工程与科学, 2019, 41(4): 612-617.
[8]	田烁，窦强，王勇，张洪广，周朝兵,李石明. 一种解决访存调度问题的改进蚁群优化算法[J]. 计算机工程与科学, 2016, 38(8): 1563-1567.
[9]	孙岩,黎铁军,艾明哲,胡军,曹跃胜. 基于仿真的14Gbps高速通道设计与优化[J]. J4, 2014, 36(8): 1455-1461.
[10]	李晋文,曹跃胜,胡军,肖立权. 基于动态目标阻抗的DDR3电源完整性仿真[J]. J4, 2014, 36(3): 399-403.
[11]	胡军，李晋文，曹跃胜，杨安毅，张伟. 差分对内偏斜对25 Gbps背板信号完整性的影响分析[J]. J4, 2014, 36(12): 2280-2285.
[12]	曹跃胜胡军刘烨铭. 高速SERDES的多板传输技术与SI仿真[J]. J4, 2008, 30(8): 139-143.
[13]	张葱仔冯丹覃灵军余红梅. 对象存储控制器的硬件设计与仿真[J]. J4, 2006, 28(12): 93-95.
[14]	马剑武陈书明孙永节. 深亚微米集成电路设计中串扰分析与解决方法[J]. J4, 2005, 27(4): 102-104.
[15]	周宏伟张民选. 高性能微处理器中采用多种预取技术的指令Cache设计[J]. J4, 2004, 26(11): 103-105.