• 中国计算机学会会刊
  • 中国科技核心期刊
  • 中文核心期刊

计算机工程与科学 ›› 2009, Vol. 31 ›› Issue (11): 13-16.

• • 上一篇    下一篇

优化的JPEG2000算术编码器结构

各种并行位平面编码算法极大提高了上下文/符号数据对的产生速度,与此同时,算术编码算法的串行本质却严重限制了这些数据对的编码速度。因此,算术编码器(AE)已经成为JPEG2000系统的瓶颈问题。本文分析了现存各种算术编码器结构的缺陷,并提出了一种优化的单输入三级流水线结构。FPGA实现结果表明,本文结构以最小的硬件代价(1100 ALUTs和365registers)获得了最优的实际数据吞吐率((133N)/(N+2)).   

  1. 国防科技大学计算机学院
  • 收稿日期:2008-06-04 修回日期:2008-10-11 出版日期:2009-11-25 发布日期:2009-11-22

An Optimized Archeitecture for the Arithemetic Encoder of JPEG2000

  • Received:2008-06-04 Revised:2008-10-11 Online:2009-11-25 Published:2009-11-22

摘要:

各种并行位平面编码算法极大提高了上下文/符号数据对的产生速度,与此同时,算术编码算法的串行本质却严重限制了这些数据对的编码速度。因此,算术编码器(AE)已经成为JPEG2000系统的瓶颈问题。本文分析了现存各种算术编码器结构的缺陷,并提出了一种优化的单输入三级流水线结构。FPGA实现结果表明,本文结构以最小的硬件代价(1100 ALUTs和365registers)获得了最优的实际数据吞吐率((133N)/(N+2)).

关键词: JPEG2000, 算术编码器, 流水线结构, FPGA

中图分类号: