基于Galois线性反馈移位寄存器的随机数产生

J4 ›› 2011, Vol. 33 ›› Issue (5): 44-47.

基于Galois线性反馈移位寄存器的随机数产生

谷晓忱,张民选

(并行与分布处理国防科技重点实验室，湖南长沙 410073)

收稿日期:2010-06-17 修回日期:2010-10-09 出版日期:2011-05-25 发布日期:2011-05-25
作者简介:谷晓忱(1980),男,辽宁丹东人，博士生，研究方向为可重构计算加速、数模混合集成电路设计和射频集成电路设计。张民选(1954)，男，教授，博士生导师，研究方向为高性能计算机系统结构、微处理器设计及ASIC技术等。
基金资助:
国家863计划资助项目（2009AA01Z124,2009AA01Z104,2009AA01Z102）

Random Number Generation Based on the Galois Type LFSR

GU Xiaochen,ZHANG Minxuan

(National Laboratory for Parallel and Distributed Processing,Changsha 410073,China)

Received:2010-06-17 Revised:2010-10-09 Online:2011-05-25 Published:2011-05-25

摘要/Abstract

摘要：

随着FPGA计算能力的不断提高，使用FPGA进行计算加速的研究越来越多。在这些加速对象中，有许多应用都需要使用到随机数生成器。本文应用Leap Forward方法，提出了一种基于Galois类型线性反馈移位寄存器产生随机数的硬件结构。详细分析了该硬件结构中转换矩阵的特征，给出了提高工作速度和减小硬件面积的方法。应用该硬件结构，本文在Xilinx Vertex 6 FPGA上设计实现了16位输出的随机数产生器。实验结果显示，该随机数产生器仅使用了6个slices资源，工作速度可以达到951MHz，产生随机数的吞吐率可以达到15.2Gbps。文中使用KS方法对所产生随机数的质量进行了检测，并给出了所产生的105个随机数的CDF曲线与理论CDF的比对结果。

关键词: 线性反馈移位寄存器, FPGA, 随机数

Abstract:

With the development of FPGA, more and more attention has been paid to FPGA based computing acceleration. And random number generators are frequently used in many of these applications. In this paper, a hardware structure for random number generation based on the Galois type the LFSR and Leap Forward method is proposed. By analyzing the characteristics of the proposed structure, some methods to improve the clock frequency and to save the hardware resources are put forward. A random number generator with 16bit outputs based on the above structure is implemented on the Xilinx Vertex 6 FPGA. This generator occupies only 6 slices, while the frequency and the throughput are as much as 951 MHz and 15.2 Gbps. The KS method is used to test the quality of the generated random numbers, and the CDF curve of the generated 105 random numbers is compared with the theoretical one.

Key words: linear feedback shifted registers;FPGA;random numbers

谷晓忱,张民选. 基于Galois线性反馈移位寄存器的随机数产生[J]. J4, 2011, 33(5): 44-47.

GU Xiaochen,ZHANG Minxuan. Random Number Generation Based on the Galois Type LFSR[J]. J4, 2011, 33(5): 44-47.

[1]	马柯帆, 李宝峰, 周悦锦, 武园园, 余永兰, 多瑞华. 基于ZYNQ 芯片的基板管理控制器设计与实现[J]. 计算机工程与科学, 2024, 46(02): 217-223.
[2]	赵祉乔, 周理, 荀长庆, 潘国腾, 铁俊波, 王伟征 . 软硬件混合的高效CHI协议分析[J]. 计算机工程与科学, 2024, 46(02): 224-231.
[3]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(01): 12-20.
[4]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(04): 577-581.
[5]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[6]	黎铁军, 马柯帆, 张建民. 基于不完全算法的并行FPGA SAT求解器[J]. 计算机工程与科学, 2021, 43(12): 2126-2130.
[7]	陈浩敏, 姚森敬, 席禹, 张凡, 辛文成, 王龙海, 任超. YOLOv3-tiny的硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2021, 43(12): 2139-2149.
[8]	摆玉龙, 潘星宇, 段济开, 杨阳. 基于双曲正弦函数的四翼忆阻混沌系统及其FPGA实现[J]. 计算机工程与科学, 2021, 43(10): 1744-1749.
[9]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[10]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(06): 976-983.
[11]	王霞, 郑龙飞, 王蒙军, 张红丽, 吴建飞, . 一种高性能FPGA辐射发射抑制方法研究[J]. 计算机工程与科学, 2021, 43(05): 814-819.
[12]	郭辉, 黄立波, 郑重, 隋兵才, 王永文. Proto-Perf：快速精确的通用处理器原型系统性能评估方法[J]. 计算机工程与科学, 2021, 43(04): 579-585.
[13]	孙兆鹏, 周宽久. 基于PCIe的高性能FPGA-GPU-CPU异构编程架构[J]. 计算机工程与科学, 2021, 43(04): 641-651.
[14]	李丹枫, 王飞, 赵国鸿. 一种大流量报文HMAC-SM3认证实时加速引擎[J]. 计算机工程与科学, 2021, 43(01): 82-88.
[15]	韩哲, 姜晶菲, 乔林波, 窦勇, 许金伟, 阚志刚. 基于FPGA的事件抽取模型与加速器的设计实现[J]. 计算机工程与科学, 2020, 42(11): 1941-1948.