基于FPGA的高速二维 DCT变换的研究与实现

J4 ›› 2012, Vol. 34 ›› Issue (3): 103-107.

基于FPGA的高速二维 DCT变换的研究与实现

刘庆1,2，陈金强1，于沛玲1

（1.中国科学院光电研究院，北京 100094；2.中国科学院研究生院，北京 100049）

收稿日期:2011-03-01 修回日期:2011-05-23 出版日期:2012-03-26 发布日期:2012-03-25

Research and Implementation of FPGA-Based High-Speed 2D-DCT

LIU Qing1,2，CHEN Jinqiang1，YU Peiling1

(1.Academy of OptoElectronics,Chinese Academy of Sciences,Beijing 100094;
2.Graduate University,Chinese Academy of Sciences,Beijing 100049,China)

Received:2011-03-01 Revised:2011-05-23 Online:2012-03-26 Published:2012-03-25

摘要/Abstract

摘要：

空间科学实验中图像的分辨率不断提高、数据量越来越大，因此需要对图像数据进行星上压缩处理后再进行传输。FPGA具有低功耗、高性能的特点，已普遍应用在卫星的各种有效载荷上，因此可采用FPGA实现图像压缩。基于FPGA的图像压缩算法的核心是DCT变换，而DCT变换中需消耗大量的乘法资源。为了提高图像压缩的效率，同时减少对专用乘法器的依赖，本文就充分利用FPGA中的BRAM与LUT资源，使用改进型的分布式算法、流水结构和乒乓操作，在避免使用乘法器的同时，实现JPEG压缩算法中的DCT变换，具有良好的可移植性。经验证，该方法用于基于FPGA的JPEG图像压缩系统中，相比传统DCT快速算法运算速度显著提高。

关键词: 分布式算法, 离散余弦变化, FPGA, 流水结构

Abstract:

This paper presents a highperformance 2D discrete cosine transform (DCT) processor based on distributed algorithms(DA),which uses the field programmable gate array (FPGA) to implement the JPEG encoder. This processor has none multiplier. An improved DA structure is designed and the pipelining style is applied to the data flow. The FPGA implementation and simulation results show that this design can achieve a higher operation speed than the traditional fast DCT algorithm.

Key words: distributed algorithm;discrete cosine transform;FPGA;pipeline architecture

刘庆1,2，陈金强1，于沛玲1. 基于FPGA的高速二维 DCT变换的研究与实现[J]. J4, 2012, 34(3): 103-107.

LIU Qing1,2，CHEN Jinqiang1，YU Peiling1. Research and Implementation of FPGA-Based High-Speed 2D-DCT[J]. J4, 2012, 34(3): 103-107.

参考文献［8］

［1］	Ahmed N, Natrajan T, Rao K R. Discrete Cosine Transform［J］. IEEE Transactions on Computers, 1974,23(1):9093.
［2］	陈普跃，赵新壁，陈斌.二维DCT快速算法的FPGA实现［J］.电子质量,测试技术卷,2008(2):57.
［3］	Chen W H,Smith C,Fralick S.A Fast Computational Algorithm for Discrete Cosine Transform ［J］.IEEE Trans on Communications, 1977,25:10041009.
［4］	MeyerBaese U. 数字信号处理的FPGA实现［M］.刘凌，胡永生,译.北京：清华出版社，2006.
［5］	陈伟，卢贵主，郑灵翔.二维DCT算法及其精简的VLSI设计［J］. 微电子学与计算机,2008,25(3):107110.
［6］	魏本杰，刘明业，章晓莉.二维DCT算法及其优化的VLSI设计［J］. 计算机工程,2006,32(2):1618.
［7］	张德学，范涛.基于FPGA的二维DCT IP核优化设计［J］．微计算机信息．2010，10：2325.
［8］	杜相文，陈贺新，赵岩.基于查表的无乘法DCT快速算法［J］.计算机工程,2004,30(20):159160.

[1]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(04): 577-581.
[2]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[3]	黎铁军, 马柯帆, 张建民. 基于不完全算法的并行FPGA SAT求解器[J]. 计算机工程与科学, 2021, 43(12): 2126-2130.
[4]	陈浩敏, 姚森敬, 席禹, 张凡, 辛文成, 王龙海, 任超. YOLOv3-tiny的硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2021, 43(12): 2139-2149.
[5]	摆玉龙, 潘星宇, 段济开, 杨阳. 基于双曲正弦函数的四翼忆阻混沌系统及其FPGA实现[J]. 计算机工程与科学, 2021, 43(10): 1744-1749.
[6]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[7]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(06): 976-983.
[8]	王霞, 郑龙飞, 王蒙军, 张红丽, 吴建飞, . 一种高性能FPGA辐射发射抑制方法研究[J]. 计算机工程与科学, 2021, 43(05): 814-819.
[9]	郭辉, 黄立波, 郑重, 隋兵才, 王永文. Proto-Perf：快速精确的通用处理器原型系统性能评估方法[J]. 计算机工程与科学, 2021, 43(04): 579-585.
[10]	孙兆鹏, 周宽久. 基于PCIe的高性能FPGA-GPU-CPU异构编程架构[J]. 计算机工程与科学, 2021, 43(04): 641-651.
[11]	李丹枫, 王飞, 赵国鸿. 一种大流量报文HMAC-SM3认证实时加速引擎[J]. 计算机工程与科学, 2021, 43(01): 82-88.
[12]	韩哲, 姜晶菲, 乔林波, 窦勇, 许金伟, 阚志刚. 基于FPGA的事件抽取模型与加速器的设计实现[J]. 计算机工程与科学, 2020, 42(11): 1941-1948.
[13]	冯峰, 周清雷, 李斌. 基于多核FPGA的HMAC-SHA1口令恢复[J]. 计算机工程与科学, 2020, 42(10高性能专刊): 1859-1868.
[14]	陈凯峰，梁鉴如. 用于图像处理的FPGA存储器优化分配[J]. 计算机工程与科学, 2019, 41(11): 1924-1929.
[15]	李作骏1,2，陈明宇1,2，秦晓宁3. 一种支持DDR4的软硬件结合的访存踪迹收集分析工具集[J]. 计算机工程与科学, 2019, 41(06): 973-980.