“绑定中测试”“多绑一测”方式对于测试过程的影响

计算机工程与科学

“绑定中测试”“多绑一测”方式对于测试过程的影响

秦振陆1，2，方芳1,王伟1，2,朱侠1，2,郭二辉3,任福继1，2

(1.合肥工业大学计算机与信息学院，安徽合肥 230009;
2.合肥工业大学情感计算与先进智能机器安徽省重点实验室,安徽合肥 230009;
3.中国电子科技集团第三十八研究所，安徽合肥 230009）

收稿日期:2016-04-15 修回日期:2016-06-19 出版日期:2016-08-25 发布日期:2016-08-25
基金资助:
国家自然科学基金重点项目(61432004);国家自然科学基金(61474035，61204046，61306049 );安徽省科技攻关项目(1206c0805039);安徽省自然科学基金(1508085QF129);教育部新教师基金(20130111120030)

Impact of “one testing after multiple bondings” on the testing process in “mid-bond tests”

QIN Zhen-lu1，2,FANG Fang1,WANG Wei1，2,ZHU Xia1，2,GUO Er-hui3,REN Fu-ji1，2

（1.School of Computer and Information,HeFei University of Technology,Hefei 230009;
2.Anhui Province Key Laboratory of Affective Computing and Advanced
Intelligent Machine,Hefei University of Technology,Hefei 230009;
3.The 38th Research Institute,China Electronics Technology Group Corporation,Hefei 230009,China）

Received:2016-04-15 Revised:2016-06-19 Online:2016-08-25 Published:2016-08-25

摘要/Abstract

摘要：

随着半导体工艺水平的不断发展，3D芯片技术已成为一大研究热点。“绑定中测试”环节的提出对于芯片的测试流程有了新的要求。但是，“绑定中测试”“一绑一测”的特点会使部分裸片被重复测试，从而带来测试时间的增加。从“绑定中测试”的过程出发，协同考虑测试功耗与“理论制造成本”对于“绑定中测试”的影响，提出“多绑一测”的测试流程。在此基础上提出相应的广度优先遍历算法，结合ITC’02电路的相关参数，体现本文思想在实际生产制造中的现实意义。

关键词: 绑定中测试, 多绑一测, 功耗约束, &ldquo, 理论制造成本&rdquo, 约束

Abstract:

With the continuous development of semiconductor technology, 3D chip technology has become a hot research highlight, and the process of chip testing has a new requirement for “mid-bond tests”. But for the “mid-bond test”, “one testing after every bonding” makes some dies repeat testing, thus resulting in an increase of test time. We put forward a "one testing after multiple bondings" testing process which considers the effect of test power consumption and "theoretical manufacturing cost". Besides, we also introduce a breadth first traversal algorithm, which combines the relevant parameters of ITC'02 circuit. The combination reflects our proposal's practical significance in actual production.

Key words: mid-bond test, one testing after multiple bondings, power constrains, theoretical manufacturing cost constrains

秦振陆1，2，方芳1,王伟1，2,朱侠1，2,郭二辉3,任福继1，2. “绑定中测试”“多绑一测”方式对于测试过程的影响[J]. 计算机工程与科学.

QIN Zhen-lu1，2,FANG Fang1,WANG Wei1，2,ZHU Xia1，2,GUO Er-hui3,REN Fu-ji1，2. Impact of “one testing after multiple bondings” on the testing process in “mid-bond tests” [J]. Computer Engineering & Science.

参考文献

［1］Shen Ke-le， Xiang Dong. Three dimensional ICs thermal-driven test application scheme［J］. Acta Electronica Sinica,2013,41（6）:1202-1206.(in Chinese)
［2］Luo Zu-ying, Han Yin-he, Zhao Guo-xing，et al. Thermal-scalable 3D parallel-heat-sinking integration methodology:Key SoC technology for large-scale parallel computing［J］. Chinese Journal of Computers,2011,34（4）:717-728.（in Chinese）
［3］Jiao Ge, Li Lang, Liu Hui, et al. Test scheduling optimization algorithm for 3D stacked ICs under power constrains ［J］. Instrument Technique and Sensor,2015(2):91-93.(in Chinese)
［4］Taouil M,Hamdioui S,Beenakker K,et al. Test cost analysis for 3D die-to-wafer stacking［C］∥Proc of 19th IEEE 2010 Asian Test Symposium （ATS）,2010:435-441.
［5］Taouil M,Hamdioui S. On optimizing test cost for wafer-to-wafer 3D-stacked ICs［C］∥Proc of 2012 7th International Conference on the Design & Technology of Integrated Systems in Nanoscale Era （DTIS），2012:1-6.
［6］Taouil M,Hamdioui S. Stacking order impact on overall 3D die-to-wafer stacked-IC cost［C］∥Proc of 2011 IEEE 14th International Symposium on the Design and Diagnostics of Electronic Circuits & Systems （DDECS），2011:335-340.
［7］Chang Hao,Liang Hua-guo，Li Yang,et al. Optimized stacking order for 3D-stacked ICs considering the probability and cost of failed bonding［C］∥Proc of 2014 International Symposium on the VLSI Design,Automation and Test （VLSI-DAT）,2014: 1-4.
［8］Agrawal M, Chakrbarty K. Test-cost modeling and optimal test-flow selection of 3D-stacked ICs［J］. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2015,34（9）:1523-1536.
［9］Chang Hao，Liang Hua-guo，Jiang Cui-yun,et al. Optimization scheme for mid-bond test time on 3D-stacked ICs［J］. Acta Electronica Sinica,2015,43（2）:393-398.(in Chinese)
［10］Lin Ze-yang, Lin Jian-hua. Research on subjective weight method based on blind number［J］. Computer & Digital En-gineering，2015，43（6）:1073-1087.(in Chinese)
［11］Chih-Yao Hsu,Chun-Yi Kuo. 3D IC test scheduling using simulated annealing［C］∥Proc of 2012 International Symposium on VLSI Design,Automation,and Test (VLSI-DAT),2012:1-4.
附中文参考文献：
［1］神克乐，向东. 基于三维芯片热驱动的扫描测试策略［J］. 电子学报,2013,41（6）:1202-1206.
［2］骆祖莹，韩银和，赵国兴，等. 可热扩展的三维并行散热集成方法:用于大规模并行计算的片上系统关键技术［J］. 计算机学报,2011,34（4）:717-728.
［3］焦铬，李浪，刘辉，等.功耗约束下的3D_SICs测试调度优化算法［J］.仪表技术与传感器,2015(2):91-93.
［9］常郝，梁华国，蒋翠云，等.一种3D堆叠集成电路中间绑定测试时间优化方案［J］.电子学报，2015，43（2）:393-398.
［10］林泽阳，林建华.一种基于盲数的主观赋权法研究［J］.计算机与数字工程，2015，43（6）:1073-1087.

[1]	罗莉, 石伟, 何鸿君, 潘国腾, 王蕾, 龚锐. 一种面向IO Die的敏捷验证方法[J]. 计算机工程与科学, 2023, 45(04): 571-576.
[2]	苟平章, 马琳, 郭保永, 原晨. 基于软件定义网络的多约束QoS双路径路由优化方法[J]. 计算机工程与科学, 2023, 45(01): 46-56.
[3]	申晓宁, 游璇, 陈庆洲, 潘红丽, 黄遥. 采用双档案协同进化离散多目标烟花算法的低碳疫苗冷链优化配送[J]. 计算机工程与科学, 2022, 44(12): 2255-2265.
[4]	徐光柱, 匡婉, 万秋波, 雷帮军, 吴正平, 马国亮. 基于级联CNNs的非约束车牌精确定位[J]. 计算机工程与科学, 2022, 44(09): 1665-1675.
[5]	牛鹏飞, 王晓峰, 芦磊, 张九龙. 随机约束满足问题相变研究综述[J]. 计算机工程与科学, 2022, 44(07): 1321-1330.
[6]	张翼飞, 邓秀勤, 王卓薇. 特征直连与结构化约束的多视图子空间聚类[J]. 计算机工程与科学, 2022, 44(04): 753-760.
[7]	马驰远, 雷国庆. 一种CDC信号滑动窗口时序分析方法[J]. 计算机工程与科学, 2022, 44(02): 214-219.
[8]	张晶, 李煜, . 改进的无约束优化3D-DV-Hop定位算法[J]. 计算机工程与科学, 2022, 44(01): 75-83.
[9]	张瑾, 洪莉, 戴二壮. 求解带容量和时间窗约束车辆路径问题的改进蝙蝠算法[J]. 计算机工程与科学, 2021, 43(08): 1479-1487.
[10]	肖卓宇, 何锫, 徐运标, 陈果, 郭杰, 黄俊. 引入线索约束的设计模式变体挖掘研究[J]. 计算机工程与科学, 2021, 43(06): 1014-1023.
[11]	邓敏, 徐亮, 石岩, 陈袁芳, 罗靓, 郭艺文. 多要素约束下的非法游行路径动态预测方法[J]. 计算机工程与科学, 2021, 43(02): 362-369.
[12]	刘向婷, 曹小鹏. 基于改进鲸鱼优化的覆盖表生成算法[J]. 计算机工程与科学, 2020, 42(08): 1374-1382.
[13]	淡杨超, 王彬, 薛洁, 盛景业, 刘畅, 詹威威, . 带时间约束的Louvain算法在动态脑功能网络模块化中的应用研究#br#[J]. 计算机工程与科学, 2020, 42(07): 1158-1167.
[14]	施杨洋, 杨家富, 梅淼, 朱林峰, . 基于双向随机树改进的智能车辆路径规划研究[J]. 计算机工程与科学, 2020, 42(07): 1287-1293.
[15]	李晓璐1,周亚同1,何静飞1,翁丽源1,李书华2. 全变分正则化非局部均值地震数据降噪[J]. 计算机工程与科学, 2020, 42(06): 1106-1110.