基于FPGA的并行RICE解码技术研究与实现

计算机工程与科学

基于FPGA的并行RICE解码技术研究与实现

陶文泽1,2，韦宏卫1,张洪群1

（1.中国科学院遥感与数字地球研究所,北京 100094;2.中国科学院大学,北京 100049）

收稿日期:2015-09-06 修回日期:2015-12-24 出版日期:2017-06-25 发布日期:2017-06-25
基金资助:
中国科学院遥感卫星数据处理与深加工系统专项改造项目（Y52203101A）；中国科学院遥感与数字地球研究所青年基金（Y3SJ6100CX）

An FPGA-based parallel RICE decoder

TAO Wen-ze1,2，WEI Hong-wei1，ZHANG Hong-qun1

（1.Institute of Remote Sensing and Digital Earth,Chinese Academy of Sciences,Beijing 100094;

2.University of Chinese Academy of Sciences,Beijing 100049,China）

Received:2015-09-06 Revised:2015-12-24 Online:2017-06-25 Published:2017-06-25

摘要/Abstract

摘要：

RICE算法在无损压缩系统有着广泛的应用。由于RICE算法采用了变长的自适应熵编码，因此在解码时需要对压缩流进行逐位判断和解析，这给高速解压缩的实现带来了困难。现有的RICE解码实现在解码速度和通用性上都不理想。针对RICE算法中自适应熵编码的特点，设计了一种基于有限状态机和查找表的并行RICE解码结构，可在FPGA上完成8比特宽度的并行解码，解码速度最高可达176 MB/s；同时，该解码结构适用于编码参数k变化的情况，具有很强的通用性。

关键词: 无损解压缩, RICE 算法, 自适应熵编码, FPGA

Abstract:

The RICE algorithm is widely used in the lossless compression system. Since it adopts the variable-length adaptive entropy coding, it’s necessary to make bit-wise judgment and analysis in the compressed stream when decoding. However, this makes it difficult to achieve high speed decompression. Existing RICE decoding implementation methods have unsatisfactory performance in decoding speed and versatility. Given the characteristics of the adaptive entropy coding in the RICE algorithm, we propose a parallel RICE decoding structure based on finite state machine (FSM) and look up table (LUT), which can perform 8-bit width parallel decoding on the FPGA at the highest speed of 176 MB/s. And meanwhile, the decoding structure is suitable for the case where the coding parameter k is changeable, and hence it has strong versatility.

Key words: lossless decompression, RICE algorithm, adaptive entropy coding, FPGA

陶文泽1,2，韦宏卫1,张洪群1. 基于FPGA的并行RICE解码技术研究与实现[J]. 计算机工程与科学.

TAO Wen-ze1,2，WEI Hong-wei1，ZHANG Hong-qun1. An FPGA-based parallel RICE decoder[J]. Computer Engineering & Science.

[1]	马柯帆, 李宝峰, 周悦锦, 武园园, 余永兰, 多瑞华. 基于ZYNQ 芯片的基板管理控制器设计与实现[J]. 计算机工程与科学, 2024, 46(02): 217-223.
[2]	赵祉乔, 周理, 荀长庆, 潘国腾, 铁俊波, 王伟征 . 软硬件混合的高效CHI协议分析[J]. 计算机工程与科学, 2024, 46(02): 224-231.
[3]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(01): 12-20.
[4]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(04): 577-581.
[5]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[6]	黎铁军, 马柯帆, 张建民. 基于不完全算法的并行FPGA SAT求解器[J]. 计算机工程与科学, 2021, 43(12): 2126-2130.
[7]	陈浩敏, 姚森敬, 席禹, 张凡, 辛文成, 王龙海, 任超. YOLOv3-tiny的硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2021, 43(12): 2139-2149.
[8]	摆玉龙, 潘星宇, 段济开, 杨阳. 基于双曲正弦函数的四翼忆阻混沌系统及其FPGA实现[J]. 计算机工程与科学, 2021, 43(10): 1744-1749.
[9]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[10]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(06): 976-983.
[11]	王霞, 郑龙飞, 王蒙军, 张红丽, 吴建飞, . 一种高性能FPGA辐射发射抑制方法研究[J]. 计算机工程与科学, 2021, 43(05): 814-819.
[12]	郭辉, 黄立波, 郑重, 隋兵才, 王永文. Proto-Perf：快速精确的通用处理器原型系统性能评估方法[J]. 计算机工程与科学, 2021, 43(04): 579-585.
[13]	孙兆鹏, 周宽久. 基于PCIe的高性能FPGA-GPU-CPU异构编程架构[J]. 计算机工程与科学, 2021, 43(04): 641-651.
[14]	李丹枫, 王飞, 赵国鸿. 一种大流量报文HMAC-SM3认证实时加速引擎[J]. 计算机工程与科学, 2021, 43(01): 82-88.
[15]	韩哲, 姜晶菲, 乔林波, 窦勇, 许金伟, 阚志刚. 基于FPGA的事件抽取模型与加速器的设计实现[J]. 计算机工程与科学, 2020, 42(11): 1941-1948.