FT-SIMD: 一种高性能乘法器的设计

J4 ›› 2012, Vol. 34 ›› Issue (1): 53-57.

FT-SIMD: 一种高性能乘法器的设计

李国强,陈书明,万江华,杨惠

(国防科学技术大学计算机学院，湖南长沙 410073)

收稿日期:2011-05-15 修回日期:2011-08-18 出版日期:2012-01-25 发布日期:2012-01-25
基金资助:
核高基重大专项(2009ZX01034001006)

FT-SIMD ：Design of a HighPerformance Multiplier

LI Guoqiang,CHEN Shuming,WAN Jianghua,YANG Hui

(School of Computer Science,National University of Defense Technology,Changsha 410073,China)

Received:2011-05-15 Revised:2011-08-18 Online:2012-01-25 Published:2012-01-25

摘要/Abstract

摘要：

为了提高多媒体数据的处理能力，高性能DSP普遍引入了SIMD技术。作为DSP重要组成部分的乘法器也必须具备这一功能。本文对SIMD乘法器的实现进行深入研究，提出了一种新的SIMD乘法器体系结构，采用两个16×8乘法器，通过对其操作数和结果进行符号扩展和拼接等处理，简单而高效地实现了16位FTSIMD乘法器。同时，本体系结构可以扩展为32位和64位的SIMD乘法器。

关键词: SIMD, 乘法器, 52压缩, 42压缩, Booth编码

Abstract:

In order to enhance the multimedia data processing abilities, high performance DSPs have generally introduced the SIMD technology. As an important component in DSPs, the multiplier has to support the SIMD function. After an indepth study on the SIMD multiplier's implementation, this work proposes a simple and highly effective 16 bit FTSIMD multiplier, which is composed of two 16×8 bits multipliers, with the help of signedexpansion and splicing operations on the operands and results, the 16bit SIMD multiply is effectively supported. What’s more, our multiplier can be easily expanded to support the 32bit and 64bit SIMD multiply operations.

Key words: SIMD;multiplier;52 compression;42 compression;Booth coding

李国强,陈书明,万江华,杨惠. FT-SIMD: 一种高性能乘法器的设计[J]. J4, 2012, 34(1): 53-57.

LI Guoqiang,CHEN Shuming,WAN Jianghua,YANG Hui. FT-SIMD ：Design of a HighPerformance Multiplier[J]. J4, 2012, 34(1): 53-57.

参考文献［8］

［1］	Krithivasan S,Schulte M J.Multiplier Architectures for Media Processing［C］∥Proc of the 37th Asilomar Conf on Signals, Systems and Computers, 2004:21932197.
［2］	Eyre J, Bier J. The Evolution of DSP Processors［J］. IEEE Signal Processing Magazine,2000,17(2):4351.
［3］	李振涛. 高性能DSP关键电路及EDA技术研究：［博士学位论文］［D］.长沙：国防科技大学研究生院, 2007.
［4］	Danysh A, Tan D. Architecture and Implementation of a Vector/SIMD MultiplyAccumulate Unit［J］. IEEE Transactions on Computers, 2005,54(3):284293.
［5］	Sjlander M, LarssonEdefors P. Multiplication Acceleration Through Twin Precision［J］. IEEE Transactions on Very Large Scale Integration Systems, 2009,17(9):12331246.
［6］	Bick G W. Fast Multiplication: Algorithms and Implementation:［Ph D thesis］［D］.Stanford University, 1994.
［7］	Chang ChipHong, Gu Jiangmin,Zhang Mingyan. Ultra LowVoltage LowPower CMOS 42 and 52 Compressors for Fast Arithmetic Circuits［J］. IEEE Circuits and Systems, 2004,51(10):19851987.
［8］	许邦建. 算法与体系结构［M］. 北京：国防工业出版社，2001.

[1]	赵永浩, 贾海鹏, 张云泉, 张思佳. 基于SIMD的Square Root函数高性能实现与优化[J]. 计算机工程与科学, 2021, 43(04): 662-669.
[2]	孙海燕. 一种支持SIMD体系结构的高效分布式堆栈——HEDSSA[J]. 计算机工程与科学, 2017, 39(11): 1986-1990.
[3]	邓子椰，陈书明，彭元喜，雷元武. 一种基于SRT-8算法的SIMD浮点除法器的设计与实现[J]. J4, 2014, 36(05): 797-803.
[4]	姚文科1，杜云飞2，吴强1，杨灿群1. 基于Intel Xeon Phi的激光等离子体粒子模拟研究[J]. J4, 2014, 36(05): 809-813.
[5]	严忻恺,吴东,邬贵明,谢向辉. 高性能多精度乘法器设计[J]. J4, 2013, 35(11): 146-152.
[6]	陈向，沈立. 一种面向自动向量化和数据置换操作的中间表示[J]. J4, 2012, 34(7): 71-77.
[7]	石伟,苏博,任洪广,王志英. 一种低功耗异步乘法器的研究与实现[J]. J4, 2012, 34(5): 73-77.
[8]	辛乃军,陈旭灿,孙海燕,阳柳,罗杰,淡孝强,王霁. 基于GCC的高性能DSP Matrix向量指令集扩展[J]. J4, 2012, 34(1): 58-63.
[9]	吴铁彬,刘衡竹,杨惠,张剑锋,侯申. 一种快速SIMD浮点乘加器的设计与实现[J]. J4, 2012, 34(1): 69-73.
[10]	胡小龙，颜煦阳. 32位无符号并行乘法器的设计与实现[J]. J4, 2010, 32(4): 122-124.
[11]	李初辉王伟肖玮. 一种共享主存二维SIMD结构资源分配算法的改进与实现[J]. J4, 2008, 30(9): 99-102.
[12]	钱兴隆臧斌宇朱传琪. 一种SIMD优化中的向量寄存器部分重用方法[J]. J4, 2007, 29(5): 141-146.
[13]	杜谋辉[1] 周媛媛[2] 余圣发[2] 林嘉宇[2]. H．264帧内预测模块在TMS320C6416上的并行实现[J]. J4, 2006, 28(11): 51-53.
[14]	郝志刚曾献君李国宽. 高速浮点乘法部件的CMOS电路设计[J]. J4, 2005, 27(1): 54-57.
[15]	罗莉胡守仁. 一个并行高速乘法器芯片的设计与实现[J]. J4, 1997, 19(4): 57-61.