基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现

计算机工程与科学

基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现

邢方诚，王素珍，王涛,宗卫华

（青岛大学电子信息学院，山东青岛 266071）

收稿日期:2015-12-21 修回日期:2016-03-29 出版日期:2017-07-25 发布日期:2017-07-25

FPGA implementation of high precision digital BDPSK

communication system based on improved Costas loop

XING Fang-cheng,WANG Su-zhen,WANG Tao,ZONG Wei-hua

（School of Electronic Information,Qingdao University,Qingdao 266071,China）

Received:2015-12-21 Revised:2016-03-29 Online:2017-07-25 Published:2017-07-25

摘要/Abstract

摘要：

随着软件无线电数字通信系统的应用，使用大规模可编程器件FPGA的技术成为数字通信系统研究的热点。在高精度BDPSK系统中，基于传统Costas环的载波提取会占用FPGA器件的较大资源，采用改进的Costas环进行载波同步提取，节省了较多乘法器和加法器，提高了载波提取的运算速度。基于改进Costas环设计的14位数据端高精度BDPSK数字通信收发系统，将所有基本的单元器件集成在一块可编程FPGA芯片上，提高了系统的集成度，增加了电路的可靠性。同时，系统参数及输出数据位宽均可通过编程调整。这种可编程的数字通信系统具有良好的应用前景。

关键词: 改进Costas环, FPGA, BDPSK, 通信系统

Abstract:

With the development of software-defined radio digital communication systems, taking the field-programmable gate array (FPGA) as the control core has become a hotspot of the study on digital communication systems. In a high precision BDPSK communication system, the traditional way of acquiring a carrier based on the Costas loop can consume a large number of resources of FPGA devices. We introduce an improved Costas loop structure which can reduce the number of multipliers and adders and improve operation speed. In this 14-bit high precision intermediate frequency transmitting-receiving system, all basic units are integrated on a single FPGA chip, which can improve the integration degree of the system and its reliability. Meanwhile, all parameters and output data width of the system are programmable, which has good application prospects.

Key words: improved Costas loop, FPGA, BDPSK, communication system

邢方诚，王素珍，王涛,宗卫华. 基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现[J]. 计算机工程与科学.

XING Fang-cheng,WANG Su-zhen,WANG Tao,ZONG Wei-hua.

FPGA implementation of high precision digital BDPSK

communication system based on improved Costas loop

[J]. Computer Engineering & Science.

[1]	马柯帆, 李宝峰, 周悦锦, 武园园, 余永兰, 多瑞华. 基于ZYNQ 芯片的基板管理控制器设计与实现[J]. 计算机工程与科学, 2024, 46(02): 217-223.
[2]	赵祉乔, 周理, 荀长庆, 潘国腾, 铁俊波, 王伟征 . 软硬件混合的高效CHI协议分析[J]. 计算机工程与科学, 2024, 46(02): 224-231.
[3]	秦文强, 吴仲城, 张俊, 李芳, . 基于异构平台的卷积神经网络加速系统设计[J]. 计算机工程与科学, 2024, 46(01): 12-20.
[4]	王玉雷, 谢凯亮, 陈思贇, 胡杰, 常胜. 卷积神经网络硬件加速的通用性设计[J]. 计算机工程与科学, 2023, 45(04): 577-581.
[5]	陆松, 蒋句平, 任会峰. 基于FPGA快速实现定制化RISC-V处理器[J]. 计算机工程与科学, 2022, 44(10): 1747-1752.
[6]	黎铁军, 马柯帆, 张建民. 基于不完全算法的并行FPGA SAT求解器[J]. 计算机工程与科学, 2021, 43(12): 2126-2130.
[7]	陈浩敏, 姚森敬, 席禹, 张凡, 辛文成, 王龙海, 任超. YOLOv3-tiny的硬件加速设计及FPGA实现[J]. 计算机工程与科学, 2021, 43(12): 2139-2149.
[8]	摆玉龙, 潘星宇, 段济开, 杨阳. 基于双曲正弦函数的四翼忆阻混沌系统及其FPGA实现[J]. 计算机工程与科学, 2021, 43(10): 1744-1749.
[9]	赵小强, 姜晶菲, 许金伟, 窦勇. 基于FPGA的卷积神经网络加速器动态余数处理映射模型[J]. 计算机工程与科学, 2021, 43(09): 1521-1528.
[10]	栾奕, 刘昌华. 基于TPU和FPGA的深度学习边缘计算平台的设计与实现[J]. 计算机工程与科学, 2021, 43(06): 976-983.
[11]	王霞, 郑龙飞, 王蒙军, 张红丽, 吴建飞, . 一种高性能FPGA辐射发射抑制方法研究[J]. 计算机工程与科学, 2021, 43(05): 814-819.
[12]	郭辉, 黄立波, 郑重, 隋兵才, 王永文. Proto-Perf：快速精确的通用处理器原型系统性能评估方法[J]. 计算机工程与科学, 2021, 43(04): 579-585.
[13]	孙兆鹏, 周宽久. 基于PCIe的高性能FPGA-GPU-CPU异构编程架构[J]. 计算机工程与科学, 2021, 43(04): 641-651.
[14]	李丹枫, 王飞, 赵国鸿. 一种大流量报文HMAC-SM3认证实时加速引擎[J]. 计算机工程与科学, 2021, 43(01): 82-88.
[15]	韩哲, 姜晶菲, 乔林波, 窦勇, 许金伟, 阚志刚. 基于FPGA的事件抽取模型与加速器的设计实现[J]. 计算机工程与科学, 2020, 42(11): 1941-1948.